ARM的37个寄存器（二）

ARM的37个寄存器（二）

参考网址：https://blog.csdn.net/weixin_42445727/article/details/81037804

 

一、ARM微处理器共有37个32位寄存器，其中30个为通用寄存器，1个固定用作PC，6个位状态寄存器（1个固定用作CPSR，5个固固定用作5种模式下的SPSR）。但是这些寄存器不能被同时访问，具体哪些寄存器是可以访问的，取决ARM处理器的工作状态及具体的运行模式。37个寄存器具体分布如下图：

需要注意的是：System模式与User模式共用寄存器集。

二、对于R13,R14来说,每个寄存器对应6个不同的物理寄存器,其中一个是用户模式与系统模式共用,另外5个物理寄存器对应其他5种不同的运行模式。其中mode可为:usr,fiq,irq,svc,abt,und.

三、寄存器R13在ARM指令中常用作堆栈指针SP,但这只是一种习惯用法，用户也可使用其他的寄存器作为堆栈指针,而在Thumb指令集中,某些指令强制性的要求使用R13作为堆栈指针.

由于处理器的每种运行模式均有自己独立的物理寄存器R13，在用户应用程序的初始化部分，一般都要初始化每种模式下的R13，使其指向该运行模式的栈空间。这样，当程序的运行进入异常模式时，可以将需要保护的寄存器放入R13所指向的堆栈，而当程序从异常模式返回时，则从对应的堆栈中恢复，采用这种方式可以保证异常发生后程序的正常执行。

四、R14称为子程序链接寄存器LR(Link Register),当执行子程序调用指令(BL)时,R14可得到R15(程序计数器PC)的备份.

在每一种运行模式下，都可用R14保存子程序的返回地址，当用BL或BLX指令调用子程序时，将PC的当前值复制给R14，执行完子程序后，又将R14的值复制回PC，即可完成子程序的调用返回。以上的描述可用指令完成。

执行以下任意一条指令：

MOV PC, LR

BX LR

在子程序入口处使用以下指令将R14存入堆栈：

STMFD SP！,{,LR}
对应的，使用以下指令可以完成子程序返回：

LDMFD SP！,{,PC}

R14也可作为通用寄存器。

五、程序计数器PC(R15)
寄存器R15用作程序计数器(PC),在ARM状态下,位[1:0]为0,位[31:2]用于保存PC,在Thumb状态下,位[0]为0,位[31:1]用于保存PC.

由于ARM体系结构采用了多级流水线技术，对于ARM指令集而言，PC总是指向当前指令的下两条指令的地址,即PC的值为当前指令的地址值加8个字节程序状态寄存器

PC为程序指针，PC指向哪里，CPU就会执行那条指令。整个CPU只有一个PC（CPOSR也只有一个，但SPSR有5个）

六、寄存器R16

寄存器R16用作CPSR(CurrentProgram Status Register，当前程序状态寄存器)，CPSR可在任何运行模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些相关的控制和状态位。

每一种运行模式下又都有一个专用的物理状态寄存器，称为SPSR(Saved Program Status Register，备份的程序状态寄存器)，当异常发生时，SPSR用于保存CPSR的当前值，从异常退出时则可由SPSR来恢复CPSR。

 

由于用户模式和系统模式不属于异常模式，它们没有SPSR，当在这两种模式下访问SPSR，结果是未知的

 

七、CPSR+SPSR详解

1.  CPSR格式

     SPSR和CPSR格式相同。 CPSR格式如下图所示：

 

2. 条件码标志

    N、Z、C、V均为条件码标志位。它们的内容可被算术或逻辑运算的结果所改变，并且可以决定某条指令是否被执行。条件码标志各位的具体含义如下表所示：

标志位	含义
N	当两个有符号整数运算时： N=1：表示运算的结果为负数； N=0：表示运算的结果为正数或零。
Z	Z=1表示运算的结果为零，Z=0表示运算的结果非零。 对于CMP指令，Z=1表进行比较的两个数相等
C	可以有4种方法设置C的值：      在加法指令中(包括比较指令CMP)，当结果产生了进位,则C=1,表示无符号运算发生上溢出；其他情况C=0。     在减法指令中(包括减法指令CMP)，当运算中发生借位，则C=0，表示无符号运算数发生下溢出；其他情况下C=1。     对于包含移位操作的非加碱运算指令，C中包含最后一次溢出的的位的数值     对于其他非加减运算指令，C位的值通常不受影响
V	对于加减运算指令，当操作数和运算结果为二进制的补码表示的带符号数时，V=1表示符号为溢出；通常其他指令不影响V位。

3. 控制位

    CPSR的低八位I、F、T、M[4:0]统称为控制位。当异常中断发生时这些位发生变化。在特权级的处理器模式下，软件可以修改这些控制位。

    1) I:  IRQ中断禁止位：当I=1时禁止IRQ中断，

    2) F: FIQ中断禁止位：当F=1时禁止FIQ中断

    3) T: T控制位该位反映处理器的运行状态。当该位为1时，程序运行于THUMB状态，否则运行于ARM状态。该信号反映在外部引脚TBIT上。在程序中不得修改CPSR中的TBIT位，否则处理器工作状态不能确定。

    4) 保留位：CPSR中的其余位为保留位，当改变CPSR中的条件码标志位或者控制位时，保留位不要改变，在程序中也不要用保留位存储数据。保留位将用于ARM版本的扩展。

   5) 运行模式位M[4：0]：这几位是模式位，这些位决定了处理器的运行模式。具体含义如下表所示：

M[4:0]	处理器模式	ARM模式可访问的寄存器	THUMB模式可访问的寄存器
0b10000	用户模式	PC,CPSR,R0~R14	PC,CPSR,R0~R7,LR,SP
0b10001	FIQ模式	PC,CPSR,SPSR_fiq,R14_fiq~R8_fiq,R0~R7	PC,CPSR,SPSR_fiq,LR_fiq,SP_fiq,R0~R7
0b10010	IRQ模式	PC,CPSR,SPSR_irq,R14_irq~R13_irq,R0~R12	PC,CPSR,SPSR_irq,LR_irq,SP_irq,R0~R7
0b10011	管理模式	PC,CPSR,SPSR_svc,R14_svc~R13_svc,R0~R12	PC,CPSR,SPSR_svc,LR_svc,SP_svc,R0~R7
0b10111	中止模式	PC,CPSR,SPSR_abt,R14_abt~R13_abt,R0~R12	PC,CPSR,SPSR_abt,LR_abt,SP_abt,R0~R7
0b11011	未定义模式	PC,CPSR,SPSR_und,R14_und~R13_und,R0~R12	PC,CPSR,SPSR_und,LR_und,SP_und,R0~R
0b11111	系统模式	PC,CPSR,R0~R14	PC,CPSR,LR,SP,R0~R74