FPGA过程中的一些警告解决

本帖用于记录FPGA中的一些警告的解决：
编译环境：Quartus II

警告1：

Warning (12241): 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder

原因：
出现“hierarchies”这个词基本上是模块例化的问题。一般例化时，要是哪个连线没引出，没接上，或者是位宽不匹配就会出这个警告。

解决方法：
调出Compilation Report
调出方法：
1.工具栏上,在下载按钮旁边那个,“Compilation Report”就可以调出来。
2.菜单栏“Processing”下“Compilation Report”也可以调出来。
然后按照这篇博客方法解决：
https://blog.csdn.net/qq_33231534/article/details/105418551
https://www.pianshen.com/article/46541022207/

警告2：

10240 Verilog HDL Always Construct warning at send_freq.v(38): inferring latch(es) for variable “r_next_state”, which holds its previous value in one or more paths through the always construct

原因：
这一条警告出现的原因是写了if没写else，或者写了case没写default，产生了锁存器。

解决方法：
可以看：https://blog.csdn.net/muxi_huang/article/details/105621807

警告3：

Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.

原因：
没有指定计算机系统是几核的处理器，不指定可能会导致计算机过载。

解决方法：
https://blog.csdn.net/weixin_42735044/article/details/103279311