编译顺序: VCS先将verilog/systemverilog文件转化为C文件,在linux下编译链接生成可执行文件,在linux下运行simv即可得到仿真结果。 基于makefile脚本的VCS仿真平台 - 知乎 (zhihu.com)