基本时序逻辑电路

一、基本RS锁存器

1.简介

RS锁存器为最基本的时序逻辑电路，其特点是电路中各点的电位值不仅与当前时刻有关，还与电路前一时刻状态有关。


上图所示电路为基本RS锁存器，其重要的结构特点为反馈线，该线使得时序逻辑电路与普通组合逻辑电路有所区分。

2.输出状态规定

基本RS锁存器状态有两种，及0状态与1状态。当输出Q = 0且Q非 = 1时，我们称该锁存器处于0状态。与之相反，Q = 1且Q非 = 0时，该锁存器处于1状态。
在描述输出时，常用Qⁿ表示现态，及当前电路正处于的状态。常用Qⁿ⁺¹表示次太，及为该状态之后一瞬间的状态。

3.输入输出特性

RS锁存器输入端为R（reset）和S（set），均为低电平有效。当R = 1, S = 1时，锁存器始终保持之前状态，而当R = 0, S = 1时，锁存器变至“0状态”。与之对应，当R = 1, S = 0时，锁存器转换为“1状态”。该输入输出特性的特性表如下：

R	S	Qn	Qn+1	功能说明
0	0	0	X	不允许
0	0	1	X	不允许
0	1	0	0	置0
0	1	1	0	置0
1	0