第一次画mark点,结果打样出来后是这样的。
分析原因,是mark花在了覆铜上面,结果无法屏蔽覆铜造成的,于是加以改造,如下完整步骤
1、
2、放置禁止覆铜,这样在覆铜时就不会被覆盖了,方法如下:
1) 以上面的点作为中心,在TOP layer层画一个圆,设置圆的直径和mark外径一样(这里以上面的点做举例,实际中mark点常常是识别区域直径1mm,空旷区域直径2mm的设计),上面识别区是1mm,空旷区是1.5mm,则画覆盖圆的半径应该是0.5mm+1.5mm,则设置圆半径为2mm
2)选中所画的圆(点击圆可选中),操作: 工具 -> 转换 -> 从选择的元素创建剪切块
操作后删除所画的圆,会看到焊盘周围有一圈红色的虚线,这个就可以阻值覆铜了
3)覆铜后看效果,左边是没有按如上操作的,覆铜后就回被覆盖掉。右边就不会了。
经历以上操作后就可以不怕覆铜了,如果需要放到底层(bottom layer),可以复制,粘贴前按快捷键 L 换层。
以上,原来都是PCB打样的时候叫加工艺边,就没注意,后面才注意。
以上~~