基于labview和fpga的信号发生器

链接：https://pan.baidu.com/s/1JPUTi5nAWVgTLcPWpMde_Q
提取码：1234

基于labview和fpga的信号发生器
要求：
【1】正弦波、方波、锯齿波、三角波。
【2】频率、幅值、相位可调，调节步进值：频率0.1，幅值0.1，相位1；
【3】频率最高：20k；峰值最高：3.3。
【4】波形选择控制字 频率控制字 相位控制字幅值控制字由labbiew产生然后发送给fpga进行控制。
【5】串口9600，数据协议由FPGA进行确定。

module DDS(
			clk,
			reset_n,
			dds_data_out,
			set_waveform,
			set_f,
			set_a,
			set_p
          );
input         clk;//时钟输入
input         reset_n;//复位输入
input  [1:0]  set_waveform;//2比特，占用1帧，由串口的第1帧数据的第1、2比特传入
input  [31:0] set_f;//21比特，占用3帧，由串口的第2、3、4帧数据传入，范围为8590~1717987，对应100Hz到20K
input  [6:0]  set_a;//7比特，占用1帧，由串口的第5帧的前7个比特数据传入，范围为1~100
input  [9:0]  set_p;//10比特，占用2帧，由串口的第6、7帧数据传入，，范围为1~1023
output [9:0]  dds_data_out;

      
/**************连接线***************/
wire   [31:0] f32_bus;//AC频率控制字输入
wire   [31:0] reg32_out;//32位寄存器输出
wire   [31:0] reg32_in;//32位寄存器输入
wire   [8:0]  reg10_in;
wire   [8:0]  reg10_out_address;
/**************缓存寄存器******************/
wire   [9:0]  sin_data;
wire