- 博客(11)
- 收藏
- 关注
RSS订阅原创 【LabVIEW FPGA图形化】 IP集成节点生成支持文件常见错误
这样处理能最大程度减少客户的麻烦，同时也不需要修改模板文件里面的 XML 和XDC 文件，保持原样即可，针对高版本 LabVIEW FPGA 唯一要做的就是将所有的 OUT 和ENA 注释掉，用户把 IN 当成双向的 IO 口 EIO 节点就可以了，在 FPGA Target 项目里面新建 EIO 节点的时候，OUT 和 ENA 不用添加就可以了，反而简化了编程，跟 Pro1 里面的。以上网表采用Vivado生成，但导入LabVIEW中出现错误，造成以上情况的原因有很多，应该按照顺序排查。
2023-05-03 10:08:44
654
原创 【LabVIEW FPGA图形化】IP集成节点：IIC通信实验
FPGA图形化编程、蔡氏定律、FPGA蔡氏定律。本文介绍了FPGA上硬件IIC协议的实现，通过verliog编写，实现快速IIC程序的设计，IIC的完整时序图，读者可通过修改scl时钟实现任意速率下的IIC通信，高速IIC不再困难。
2023-04-23 17:41:00
697
原创 【LabVIEW FPGA图形化】IP集成节点：USB通信
FPGA图形化采用Labview软件，可以极大的提高FPGA的开发效率，通过verliog工程进行底层设计，labview顶层调用。底层设计与顶层调用既方便程序的移植，又能实现程序的快速开发。USB通信现在应用广泛，因为支持热插拔，即插即用，很多采集卡、移动设备、相机里面都集成了USB通信口，FPGA在通信方面也发挥着重要的作用本节实验FPGA的USB通信功能引出了异步FIFO，方便生产者线程对数据进行跨时钟域的发送，方便了数据的传输。
2023-02-18 17:59:47
1103
2
原创 【LabVIEW FPGA图形化】IP集成节点：频率计
FPGA图形化编程其优势在于逻辑图形化，若不去考虑底层verliog，在顶层设计上FPGA的图形化编程是有优势的，可以更有效率的完成FPGA的设计，本节实验的Verliog网表文件和LabVIEW的vi均开源在我的资源如有需要可以下载学习。
2022-12-28 00:23:11
638
7
原创 【LabVIEW FPGA图形化】 IP集成节点:按键控制LED
FPGA图形化编程其优势在于逻辑图形化，在顶层设计上FPGA的图形化编程是有优势的，可以更有效率的完成FPGA的设计，本节实验调用按键控制LED灯的节点实现LED灯的控制
2022-11-27 23:26:10
1157
1
原创 【LabVIEW FPGA图形化】 ngc、edf网表文件的编写:LED流水灯
什么是FPGA图形化设计，labviewFPGA图形化网表文件的生成，labviewIP集成节点的生成，ngc、edf网表文件的编写，Verliog语言在labview下的调用，ISE调用edf网表文件。
2022-11-26 17:24:35
3216
1
原创 HAL_UART_Transmit函数无法连续发送
根据网上提示，查看是否需要等待标志位，或者上锁问题。由于sizeof在计算数组长度时需要返回值，使得。在以下代码中，不加HAL_Delay(1)，此时串口发送就只能是第一个元素。处理不及时时，会造成先传的数据被覆盖，进而导致数据丢失。把sizeof替换成所需的数值，避免函数的嵌套。发送消息有两种方式，分别是。方式当数据量过大时，由于。
2022-09-14 20:51:52
3703
2
原创 IP核Map编译报错：Buffers of the same direction cannot beplaced in series.
在编译时IBUFG报错ERROR :;NgdBuild:770 - IBUFG 'IBUFG_inst4' and IBUFG 'PLL_doub_u/clkin1_buf' onnet 'clk_pll' are lined up in series. Buffers of the same direction cannot beplaced in series.
2022-05-02 15:16:03
784
1
LabVIEWFPGAIIC通信实验程序网表verliog
2023-04-23
LabVIEW FPGA图形化 USB通信实验程序网表verliog
2023-02-18
LabVIEWFPGA频率计实验程序网表Verliog
2022-12-28
LabVIEWFPGA按键控制LED程序网表Verilog.zip
2022-11-27
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人