Verilog基础
alangaixiaoxiao
科研虐我千百遍,我待科研如初恋
展开
-
Verilog generate循环
一:generateVerilog-2001添加了generate循环,允许产生module和primitive的多个实例化,同时也可以产生多个variable,net,task,function,continous assignment,initial和always。在generate语句中可以引入if-else和case语句,根据条件不同产生不同的实例化。用法:generate语法有generate for, genreate if和generate case三种generate for语句必原创 2020-05-13 16:29:51 · 2628 阅读 · 0 评论 -
Verilog-2001的向量部分选择
Verilog-2001的向量部分选择什么是向量部分选择呢?verilog-2001 LRM中有这么一句话:对于a[8*i+:8],this is the so-called “Indexed vector part selects” 。在Verilog-1995中,可以选择向量的任一位输出,也可以选择向量的连续几位输出,不过此时连续几位的始末数值的index需要是常量。vect[msb_expr : lsb_expr]; //其中msb_expr和lsb_expr必须是常量表达式。而在Veri原创 2020-05-13 16:18:19 · 1205 阅读 · 0 评论 -
carry_ahead adder 超前进位加法器
串行进位加法器需要一级一级的进位,进位延迟很大。先行进位加法器(也叫超前进位加法器)可以有效的减少进位延迟。    设二进制加法器的第i位输入为Xi, Yi, 输出为Si, 进位输入为Ci,进位输出为Ci+1...转载 2018-08-27 09:49:24 · 1406 阅读 · 0 评论 -
m序列信号发生器--基于线性移位反馈寄存器LFSR
1.m序列简介 m序列是目前广泛应用的一种伪随机序列,其在通信领域有着广泛的应用,如扩频通信,卫星通信的码分多址,数字数据中的加密、加扰、同步、误码率测量等领域。m序列在所有的伪随机序列里面的地位是最基础同样也是最重要的。它的特点就是产生方便快捷,有很强的规律特性,同时自相关性、互相关特性也很好。在IS-95的反向信道中,选择了m序列的PN码作为地址码,利用不同相位m序列几乎正交的特性来为每个...原创 2018-08-28 17:04:47 · 10837 阅读 · 0 评论 -
关于锁存器和触发器的一点记录
一,锁存器与寄存器的区别:锁存器与触发器最大的区别在于,锁存器是电平触发,而触发器是边沿触发。锁存器在不锁存数据时,输出随输入变化;但一旦数据锁存时,输入对输出不产生任何影响。首先应该明确锁存器和触发器也是由与非门之类的东西构成。尤其是锁存器,虽说数字电路定义含有锁存器或触发器的电路叫时序电路,但锁存器有很多组合电路的特性。组合电路就是一个真值表,一个函数,一组输入对应一组输出,当前什...原创 2018-09-05 22:48:18 · 1226 阅读 · 0 评论 -
Verilog 系统函数介绍
1 $display 这个函数系统任务的作用是用来在控制台输出信息。 1) 直接显示字符串$display("!!! Start Simulation !!!"); &a转载 2018-10-16 11:22:05 · 8907 阅读 · 4 评论