Synplify Pro与QuartusII的那些事儿

   在初学FPGA时，总是看别人发的日志，别人分享的经验，受益颇丰！接触了几年后，感觉FPGA还算入门，在阅读riple、特权等大牛的日志中发现其实 自己分享学习过程，写写东西对自己也是一种促进，可以对一个问题分析的更透彻，通过与他人交流，双方都能得到一定的心得体会。

最近在学习Synplify Pro综合，以前学校做项目时就只用QuartusII综合草草了事，工作了发现有太多的东西需要学习，包括不同的专业领域、不同的开发工具。所以趁现在工作还算轻松时自己恶补一下这些开发软件，先从Synplify Pro下手，现在干的活主要针对Altera器件的，就分享一下它与QuartusII的联合工作方法。在QuartusII 10.1手册中，详细说明了对Synplify的支持，并介绍了设计流程，

 

用QuartusII软件调用Synplify进行设计的通用方法，基本可分为一下几步：

1)         编写HDL代码

2)         在Synplify Pro中建立工程，加入编写完成得HDL代码

3)         在Synplify Pro中选择器件，加入时序约束和编译指令，使软件在综合时能优化设计

4)         Synplify Pro对设计进行综合

5)         在QuartusII中建立工程，加入Synplify Pro综合得到的几个文件：*.