AliceWu1998的博客

ILA的使用

红色的是我用来与框图接口的那些。我今天将向大家展示我是如何把这些放在一起的，我今天要做的第一件事是创建这些信号，这些信号从框图中输出到我的代码中。Vivado创建了这个wrapper文件，并将这些内部信号转发到设备外部。这就是我们目前所拥有的。

点击“navigate to BSP settings”按钮，可以看到它已经选择了我们的两个外设：我们在fabric中添加了BRAM和GPIO外设，Vivado在xsa文件中告诉Vitis：我们在PL中有这些IP，因此这些驱动程序是可用的。此外，针对这些驱动程序还有一些文档说明和例程。比如如果想要获取一个例程，可以选择那个例程，如下图，得到了一个获取GPIO IP的例程：

Vitis 处理 CPU 端，CPU 需要知道我们刚刚分配的这些地址，它需要知道这些地址是什么，因此它需要知道我们正在使用哪些 AXI 端口，它需要知道这些地址是什么 这些端口是，它需要知道这些地址末尾有哪些外设，因此这将导出我们将在 Vitis 中使用的 xsa 文件。因此，在输出情况下，当我们从处理器写入 AXI 总线到这个特定的外设地址时，该寄存器将将该值写入信号输出。slave和master相连后，在总线（interconnect）上的每一个slave和master都有自己的时钟和reset信号。