verilog 加法器和 D触发器在一起实现的电路图

最新推荐文章于 2025-02-28 09:22:28 发布

qq_807315755

最新推荐文章于 2025-02-28 09:22:28 发布

阅读量4.2k

点赞数

分类专栏： FPGA

本文链接：https://blog.csdn.net/angelbosj/article/details/42707369

版权

FPGA 专栏收录该内容

27 篇文章

订阅专栏

写verilog 好多时候，应该知道自己写的代码电路结构是什么样子，下面分析一下：

module tb(
   input clk,
   input rst_n,
   input de,
   output [11: 0] cntx
);

 reg  [11: 0]  cntx;


  always @(posedge clk or negedge rst_n)
    begin
      if(~rst_n)
          cntx <= 12'h0;
      else if(~de)          
          cntx <= 12'h0;          
      else 
          cntx <= cntx + 12'h1;
    end

endmodule

用 synplify看了下电路结构：