UVVM（通用 VHDL 验证方法）

UVVM（通用 VHDL 验证方法）

简介

UVVM（通用 VHDL 验证方法）是一种免费的开源方法和库，用于开发非常结构化的基于 VHDL 的测试平台。

概述、可读性、可维护性、可扩展性和重用性对于 FPGA 开发效率和质量都至关重要。 UVVM VVC（VHDL 验证组件）框架于 2016 年发布，专门处理这些方面。

UVVM 目前由以下元素组成：

实用程序库

VVC（VHDL验证组件）框架 - 包括实用程序库

BFM（总线功能模型）可与 UVVM 的任何部分一起使用（请参阅下文了解 Bitvis 当前支持的接口）

VVC 与 UVVM VVC 框架一起使用，并且可以与 BFM 结合使用（请参阅下面的概述）

请注意，UVVM 有两种不同的复杂性级别。用于中高级测试平台的 VVC 框架和 VVC，以及用于简单使用的实用程序库和 BFM，并作为更高级测试平台的基础。强烈建议新手用户首先使用 UVVM Utility 库和 BFM。它的用户门槛非常低，您将在一小时内启动并运行。请参阅实用程序库了解介绍。 VVC 框架稍微复杂一些，但已尽可能简化，以允许高效开发高质量的测试平台。

请注意，已提供专用存储库 UVVM_Light 来简化实用程序库和 BFM 的使用入门。这里所有的代码和文档都收集在一个目录中，并且只使用了一个 VHDL 库。文档和代码与完整 UVVM 100% 相同。

我需要这