![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
zynq
文章平均质量分 54
apple^?
没事写写博客,不求关注,只为记录
展开
-
zynq平台PS端对DDR绝对地址访问
当PL端需要通过AXI总线访问DDR时,而PS端同样要访问到DDR,为了实现PL和PS对相同地址访问,可以通过定义变量到绝对地址的方法。 1. 单个变量 当只有一个变量情形下,可以定义一个指向DDR内存中的指针,比如: int* p=(int*)(0x100000); 2. 数组 对于数组不能用分配指针的方式来分配地址,这样在通过指针写或者读数据时,有可能同其它变量发生冲突。 需要修改l原创 2017-12-26 14:06:27 · 11215 阅读 · 1 评论 -
用LUT来搭建乘法器
引言卷积占据了CNN网络中绝大部分运算,进行乘法运算通常都是使用FPGA中的DSP,这样算力就受到了器件中DSP资源的限制。比如在zynq7000器件中,DSP资源就较少,神经网络的性能就无法得到提升。利用xilinx器件中LUT的结构特征,设计出的乘法器不但能灵活适应数据位宽,而且能最大限度降低LUT资源使用。01Xilinx ultrascale器件LUT结构在这里简要介绍一下...原创 2019-05-25 22:53:54 · 2722 阅读 · 2 评论 -
如何在FPGA中实现高效的compressor加法树
引言大规模的整数加法在数字信号处理和图像视频处理领域应用很多,其对资源消耗很多,如何能依据FPGA物理结构特点来有效降低加法树的资源和改善其时序特征是非常有意义的。本篇论文是基于altera公司的FPGA,利用其LUT特点,探索设计最大程度利用LUT以及改善时序的compressor树的结构。1 半加器和全加器半加器是两个输入bit相加,输出结果S和进位C。表达式为:S=A^B...转载 2019-06-02 09:29:56 · 2783 阅读 · 0 评论