计算机组成原理(哈工大版)前三章|概论+总线

计算机组成原理(哈工大版)前三章|概论+总线

由于图片放在本地了嘤嘤嘤，就先凑合着看吧（捂脸）

一、计算机系统概论

1.1计算机系统简介

1.2计算机的基本组成

存储程序是核心!

冯诺依曼计算机硬件框图

系统复杂性管理的方法:

1.抽象

2.3Y:层次化,模块化,规则性

ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。

存储单元,存储字,存储字长

MAR:存储器地址寄存器,反映存储单元的个数

MDR:存储器数据寄存器,反映存储字长

eg:设MAR是4位,MDR是八位,则存储单元个数是16,存储字长是8

（运算器具体结构视具体机器型号而定）

MQ：Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。

可以看出上述过程是有先后顺序的，这是由控制器控制的。

控制器的功能：

1.解释指令

2.保证指令的按序执行

主机完成一条指令的过程

取数指令

存数指令

一条具体程序的执行过程

1.3计算机硬件的主要技术指标

1.机器字长：CPU一次能处理数据的位数，和CPU中的寄存器位数有关

2.运算速度

• 主频
• 核数：每个核支持的线程数
• 吉普森法：（加权计算运行时间的一种方法）
• CPI：执行一条指令所需要的时钟周期数
• MIPS：每秒执行百万条指令
• FLOPS：每秒浮点运算次数

3.存储容量

• 主存容量
• 辅存容量

二、计算机的发展与应用

这一部分仅作了解，笔者不进行详细地笔记

三、系统总线

3.1总线的基本概念

1.为什么要用总线：分散连接的不足

2.总线（bus)：连接各个部件的信息传输线，是各个部件共享的传输介质

3.总线上信息的传送：串行/并行

4.总线结构的计算机举例：

• 单总线结构框图

  

• 面向CPU的双总线结构框图（考虑CPU和主存之间信息传输比较密集）

  

• 以存储器为中心的双总线结构

  

3.2总线的分类

1.片内总线：芯片内部的总线

2.系统总线：计算机各部件之间的信息传输线

• 数据总线：双向 与机器字长、存储字长有关
• 地址总线：单向 与存储地址、I/O地址有关
• 控制总线：有出（存储器读，存储器写、总线确认、中断确认）有入（中断请求、总线请求）

3.通信总线：用于计算机系统之间或计算机系统与其他系统之间的通信

3.3总线性能及性能指标

1.总线物理实现

2.总线特性

• 机械特性：尺寸、形状、管脚数及排列顺序
• 电气特性：传输方向和有效的电平范围
• 功能特性：每根传输线的功能（地址、数据、控制）
• 时间特性：信号的时序关系

3.总线的性能指标

• 总线宽度：数据线的根数
• 标准传输率：每秒传输的最大字节数（MBps）
• 时钟同步/异步：同步/不同步
• 总线复用：地址线和数据线复用（可以查阅8086的资料，它就采用了总线复用的模式）
• 信号线数：地址线、数据线和控制线的总和
• 总线控制方式：突发、自动、仲裁、逻辑、计数
• 其他指标：负载能力

4.总线标准

3.4总线结构

上面3.1部分有简单介绍部分总线的结构

一、总线结构介绍

1.单总线结构

2.双总线结构

3.三总线结构

4.三总线结构的另一形式

5.四总线结构

二、总线结构举例

1.传统微型机总线结构

2.VL-BUS局部总线结构

3.PCI总线结构

4.多层PCI总线结构（考虑单层PCI总线性能会在设备增多时受损）

3.5总线控制（重点和难点！）

一、总线判优控制

1.基本概念

• 主设备（模块）：对总线有控制权
• 从设备（模块）：响应主设备发来的总线命令

2.链式查询方式

优先级是由连接顺序确定的！

缺点：

• 有些靠后的接口可能永远都得不到总线的控制权
• 对电路故障比较敏感，尤其是BG线

优点：

• 增加接口比较容易
• 结构比较简单，和总线仲裁的线基本上就这三条
• 进行可靠性设计的时候比较容易

用于微型计算器和小型的嵌入式系统

3.计数器定时查询方式

优点：

• 优先级确定比较简单，可以循环判定优先级或者设定某一个设备优先级最高

设备地址线需要多少根？和设备数量有关logn向上取整

4.独立请求方式

缺点：

• 线数较多

二、总线通讯控制

1.目的：解决通信双方协调配合问题

2.总线传输周期

3.总线通信的四种方式

（1）同步式数据输入

（2）同步式数据输出

（上面这两个时序图好好看看，我也是听了两遍才比较明白）

通常应用在总线比较短，各个模块存取时间比较一致

同步通信的特点是需要有一个定宽定距的时标进行控制

（3）异步通信

（4）半同步通信

以输入数据为例的半同步通信时序

上述三种通信的共同点

一个总线传输周期（以输入数据为例）

• 主模块发地址、命令 (占用总线)
• 从模块准备数据 （不占用总线，总线空闲）
• 从模块向主模块发数据 （占用总线）

（5）分离式通信

特点：

[外链图片转存中…(img-cuYrSrjq-1705841616225)]

以输入数据为例的半同步通信时序

[外链图片转存中…(img-fGTOrtYN-1705841616225)]

上述三种通信的共同点

一个总线传输周期（以输入数据为例）

• 主模块发地址、命令 (占用总线)
• 从模块准备数据 （不占用总线，总线空闲）
• 从模块向主模块发数据 （占用总线）

（5）分离式通信

[外链图片转存中…(img-qgottvWA-1705841616226)]

特点：

[外链图片转存中…(img-9Wq1sbjk-1705841616226)]