AD9680的DDC模式下的调试

最新推荐文章于 2024-08-01 09:30:32 发布

aqeui40406

最新推荐文章于 2024-08-01 09:30:32 发布

阅读量4k

点赞数 4

原文链接：http://www.cnblogs.com/Z-selfadd/p/11449250.html

版权

在1G采样率下，针对750M中心频率信号进行下变频的调试过程中，发现AD9680在1/4 fs DDC模式下I路有数据但Q路始终为0。通过调整寄存器0x300的配置顺序，将它置于DDC配置寄存器的最后，解决了该问题。问题根源可能与DDC同步设置有关。

摘要由CSDN通过智能技术生成

条件：1G采样率下，采样750M中心频率的信号，将其下变频，1/4 fs DDC mode;

问题：I路有数据，Q路一直为0；

解决方法：

改变寄存器0x300（负责DDC同步）的配置顺序，将其放在DDC配置相关寄存器的最后；

原因：

相关寄存器配置：

assign confi_data[0]  = 24'h0000_81;   //接口配置_A，MSB   //81软复位
// assign confi_data[1]  = 24'h0001_00;   //接口配置_B
assign confi_data[1]  = 24'h0001_02;   //接口配置_B
assign confi_data[2]  = 24'h0002_00; ///正常工作        设备配置（局部）：（正常工作）
assign confi_data[3]  = 24'h0008_03;   //选中CHA和CHB
assign confi_data[4]  = 24'h000A_00;   //高速暂存存储器
assign confi_data[5]  = 24'h0015_00; ///正常工作        模拟输入：0（正常工作），1（输入不使能）
assign confi_data[6]  = 24'h0016_0E;   //模拟输入差分终端：400Ω，AD9680-1000
assign confi_data[7]  = 24'h0934_1F;   //输入电容：3pF接地
assign confi_data[8]  = 24'h0018_A0;   //缓冲控制：AD9680-1000:6.0X
assign confi_data[9]  = 24'h0019_60;   //缓冲控制：AD9680-1000:Setting3
assign confi_data[10] = 24'h001A_09;   //缓冲控制：AD9680-1000：setting2
assign confi_data[11] = 24'h011A_20;   //缓冲控制：高频设置：打开
assign confi_data[12] = 24'h0935_00;   //缓冲控制：低频操作：关闭
assign confi_data[13] = 24'h0025_08;   //输入满量程范围：1.46V差分：AD9680-1000
assign confi_data[14] = 24'h0030_18;   //输入满量程控制：(AD9680-1000)
assign confi_data[15] = 24'h0024_00;   //V_1P0控制位内部参考
assign confi_data[16] = 24'h0028_00;   //不使用温度二极管
assign confi_data[17] = 24'h003F_80;   //PDWN/STBY管脚控制，80不使能、00使能
assign confi_data[18] = 24'h0040_BF;   //芯片管脚控制:bit[7:6]PDWN/STBY:00_PDWN 01_STBY 10_DISABLED BIT
assign confi_data[19] = 24'h010B_00;   //时钟分频：一分频