五、FPGA开发技巧与问题综合
关注
分享
扫一扫
文章平均质量分 75
本专栏主要收集在FPGA开发过程中的技巧
[Skill]、开发技巧
[error]、遇到的问题
追逐者-桥
本博客主要记录本人的学习笔记。相关笔记有：嵌入式、数字信号处理、FPGA开发、数字IC设计。
展开
-
FPGA、PLL原理、PLL的时钟IO输入输出
PLL的时钟输出直接连到IO引脚上会报错原创 2024-04-22 16:26:15 · 695 阅读 · 0 评论 -
FPGA的MARK_DEBUG调试之波形抓取
(*MARK_DEBUG="true"*)原创 2024-01-10 11:43:11 · 2423 阅读 · 0 评论 -
[error] Vivado代码仿真时错误提示：ERROR: [Common 17-39] ‘launch_simulation‘ failed due to earlier errors.
Verilog代码编写非语法错误定位原创 2022-05-17 11:52:09 · 23283 阅读 · 8 评论