由于Verilog/Vhdl没有计算exp指数函数的库函数,所以在开发过程中可利用cordic IP核做exp函数即e^x值;
但前提要保证输入范围在(-pi/4—pi/4)
在cordic核中e^x = sinh + cosh所以在配置cordic时点选sinh and cosh即可 如下图:
input width配置为16位,表示输入数据的第16位是符号位,第15,14位是整数位,其他位表示小数位,相当于13位有符号定点小数;
output width配置16位,高16位表示sinh结果 其中第16位符号位,第15位整数位,其它小数位