FPGA——PLD的区别以及各自的特点

最新推荐文章于 2024-03-15 09:00:00 发布

漠影zy

最新推荐文章于 2024-03-15 09:00:00 发布

阅读量1.6k

点赞数 2

文章标签： fpga开发

本文链接：https://blog.csdn.net/asdhnkhn/article/details/131896606

版权

一、概述

可编程逻辑器件(PLD－Programmable Logic Device)：器件的功能不是固定不变的，而是可根据用户的需要进行改变，即由编程的方法来确定器件的逻辑功能。

二、PLD的优点

1、集成度高，可以替代多至几千块通用 IC 芯片，极大减小电路的面积，降低功耗，提高可靠性。
2、具有完善先进的开发工具，提供语言、图形等设计方法，十分灵活；可以通过仿真工具来验证设计的正确性。
3、可以反复地擦除、编程，方便设计的修改和升级。
4、活地定义管脚功能，减轻设计工作量，缩短系统开发时间。
5、保密性好。

三、PLD的分类

简单PLD：
PROM（可编程只读存储器）
PAL（可编程阵列逻辑）
GAL（通用阵列逻辑）
复杂PLD：
CPLD （复杂PLD）
FPGA（现场可编程门阵列）

1、PROM（可编程只读存储器）：

PROM是一种电脑存储记忆晶片，使用专用的PROM编程器进行数据的写入或擦除。
特点：
1、PROM是以逻辑函数的最小项表达式为依据的
2、与阵列固定，产生输入变量的全部最小项
3、器件的规模随着输入信号数量 n 的增加呈2的n次方指数级增长
4、组合型结构，无触发器

2、PAL（可编程阵列逻辑）

PAL只能进行一次编程，是由可编程的与门阵列和固定的或门阵列逻辑组成。
特点：
1、与阵列可编程，或阵列固定，输出端为固定个数与项的或
2、通常PAL输出端的与项个数达到8个，满足大多数逻辑函数的设计需求
3、易于制造，成本低

3、GAL（通用阵列逻辑）

GAL本质上仍是PAL器件，但是它可以重复编程，是由可编程的与门阵列和可编程输出模块的固定或门逻辑组成。
特点：
在PAL的基础上，GAL的输出电路部分增设了可编程的输出逻辑宏单元(OLMC) ，通过编程可将 OLMC 设置为不同的工作状态，从而实现PAL的所有输出结构，产生组合、时序逻辑电路输出。

4、CPLD （复杂PLD）

CPLD是一个含有多个低密度逻辑器件的器件，可以取代许多固定的集成电路及其之间的连接。
CPLD可看作由可编程逻辑阵列（LAB）、可编程IO模块和可编程内部互连线（PIA）组成，LAB的基本结构就是“与或阵列”，该结构有利于实现大量的组合逻辑功能。
特点：
CPLD 集成度远远高于 PAL 和 GAL ，用来设计数字系统，体积小、功耗低、可靠性高。

5、FPGA（现场可编程门阵列）

FPGA的基本组成部分有可编程输入输出块（IOB）、可编程逻辑单元（CLB）和可编程内部互连线。其中CLB的基本结构是LE，主要由触发器和查找表（LUT）构成，可以实现时序逻辑和各种组合逻辑。
FPGA和CPLD因为结构上的区别，各具自身特色。因为FPGA的内部构造触发器比例和数量多，所以它在时序逻辑设计方面更有优势:而CPLD因具有与或门阵列资源丰富、程序掉电不易失等特点，适用于组合逻辑为主的简单电路。
特点：
1、可重构性：FPGA可以被重新编程来实现不同的逻辑功能，这使得它们非常灵活，可以适应不同的应用需求。
2、高性能：由于FPGA可以定制化地设计，因此可以实现非常高效的逻辑运算。此外，FPGA通常具有并行计算能力，可以处理大量数据，因此在某些应用中比传统的处理器更快。
3、低功耗：由于FPGA可以被编程来执行特定的任务，因此它们可以更有效地利用能量，从而减少功耗。
4、实时性：FPGA可以实时处理输入数据，这使得它们在需要实时响应的应用中具有很大的优势。

四、Cyclone IV FPGA芯片的命名规则：

以EP4CE6F17C8为例：
EP4C：Altera器件系列CycloneIV；
E/GX：E表示普通逻辑资源丰富的器件，GX表示带有高速串行收发器的器件；
6 ：LE逻辑单元的数量，6表示约有6k的逻辑单元；
F ：表示PCB封装类型，F是FBGA封装，E(EQFP)、Q(PQFP)、U(UBGA)、M(MBGA)；
17 ：表示引脚数量，17代表有256个引脚；
C ：工作温度，C表示可以工作在0℃到85℃（民用级），I表示可以工作在-40℃到100℃（工业级），A表示可以工作在-40℃到125℃（军用级）；
8 ：器件的速度等级，6约最大是500Mhz，7约最大是430Mhz，8约最大是400Mhz，可以看出在Altera的器件中数字越小表示速度越快，而在Xilinx的器件中数字越大表示速度越快；一般来讲，提高一个速度等级将带来12%到15%的性能提升，但是器件的成本却增加了20%大30%。如果利用设计结构来将性能提升12%到15%（通过增加额外的流水线），那么就可以降低速度等级，从而节约20%大30%的成本；