PLD（programmable logic device)--可编程逻辑器件介绍---02

以下资料来源于百度百科进行整理，以供学习。

 

      1，概述：

　　GAL，通用阵列逻辑，英文全称：generic array logic。

　　GAL器件是从PAL发现过来的，其采用了EECMOS工艺使得该器件的编程非常方便，另外由于其输出采

　　用了逻辑宏 单元结构（OLMC—Output Logic Macro Cell)，使得电路的逻辑设计更加灵活。

　　2、GAL的优点：

　　1）.具有电可擦除的功能，克服了采用熔断丝技术只能一次编程的缺点，其可改写的次数超过100次；

　　2）.由于采用了输出宏单元结构，用户可根据需要进行组态，一片GAL器件可以实现各种组态的PAL器件

　　输出结构的逻辑 功能，给电路设计带来极大的方便；

　　3）.具有加密的功能，保护了知识产权；

　　4）.在器件中开设了一个存储区域用来存放识别标志——即电子标签的功能。　

　　3）、GAL器件的基本结构：

　　GAL有五个部分组成：

　　1）.输入端：GAL16V8的2～9脚共8个输入端，每个输入端有一个缓冲器，并由缓冲器引出两个互补的输出到与阵列；

　　2）.与阵列部分：它由8根输入及8根输出各引出两根互补的输出构成32列，即与项的变量个数为16；8根输出每个输出对应于一个8输入或门（相当于每个输出包含8个与项）构成64行，即GAL16V8的与阵列为一个32×64的阵列,共2048个可编程单元（或结点）；

　　3）.输出宏单元：GAL16V8共有8个输出宏单元，分别对应于12～19脚。每个宏单元的电路可以通过编程实现所有PAL输出结构实现的功能；

　　4）.系统时钟：GAL16V8的1脚为系统时钟输入端,与每个输出宏单元中D触发器时钟输入端相连，可见GAL器件只能实现同步时序电路，而无法实现异步的时序电路；

　　5.输出三态控制端:GAL16V8的11脚为器件的三态控制公共端。