DDR设计
文章平均质量分 95
ASKLW
这个作者很懒,什么都没留下…
展开
-
DDR地址和容量计算、Bank理解
DDR3 地址线 DDR3为减少地址线,把地址线分为行地址线和列地址线,在硬件上是同一组地址线; 地址线和列地址线是分时复用的,即地址要分两次送出,先送出行地址,再送出列地址。 一般来说列地址线是10位,及A0...A9;行地址线数量根据内存大小,BANK数目,数据线位宽...转载 2022-04-28 23:16:37 · 2759 阅读 · 2 评论 -
DDR地址和容量计算、Bank理解
DDR3 地址线 DDR3为减少地址线,把地址线分为行地址线和列地址线,在硬件上是同一组地址线; 地址线和列地址线是分时复用的,即地址要分两次送出,先送出行地址,再送出列地址。 一般来说列地址线是10位,及A0...A9;行地址线数量根据内存大小,BANK数目,数据线位宽...转载 2022-04-25 22:48:32 · 3667 阅读 · 0 评论 -
深入浅出DDR系列(二)--DDR工作原理
学习完了DDR的基本组成和硬件结构原理之后,从整体上了解了DDR的特性和静态图,包括原理、管脚图等。那么本章就要从动态的角度来分析时序结构,包括read/write的整个过程到数据返回发生了什么,其中包括以下内容 DDR是如何完成Read、Write 等的操作 DDR的基本命令...转载 2022-04-24 23:33:01 · 4784 阅读 · 0 评论