vivado
薛定谔的bug~
这个作者很懒,什么都没留下…
展开
-
Vivado modelsim 联合仿真,修改代码后modelsim不关闭直接重新仿真
3.在Transcript中,输入do {tb_xxx_compile.do},回车。Modelsim打开仿真后修改代码再次仿真,不关闭Modelsim直接重新仿真。5. 最后输入run –all。4. 接着输入restart。原创 2023-08-15 17:09:56 · 1822 阅读 · 0 评论 -
VIVADO ERROR:[Opt 31-30] Blackbox xxx is driving pin D of primitive cell xxx.
vivado综合通过,实现报错: ERROR: [Opt 31-30] Blackbox xxx is driving pin D of primitive cell xxx. This blackbox cannot be found in the existing library.原创 2023-07-03 16:52:56 · 750 阅读 · 0 评论 -
vivado FIFO的Standard 和 FWFT模式
最初,FIFO不为空,下一个可用数据字放置在输出总线(dout)上,并且VALID有效。一旦第一个单词出现在dout上,empty被取消,表示FIFO中有一个或多个可读单词,并且VALID有效,表示dout上存在有效单词。对于标准 FIFO 读取操作,在断言读有效后,如果 FIFO 非空,存储在FIFO中的下一个数据被驱动到输出总线(dout)上和VALID标志有效。当执行写操作时,FIFO取消empty,允许您恢复有效的读操作,这由VALID的有效和underflow的取消表示。原创 2023-06-02 15:36:49 · 2565 阅读 · 0 评论 -
VIVADO # ** Error: A begin/end block was found with an empty body.
Error:…/…/gtwizard_0_ex.srcs/sources_1/imports/example_design/gtwizard_0_exdes.v(425): A begin/end block was found with an empty body. This is permitted in SystemVerilog, but not permitted in Verilog. Please look for any stray semicolons.代码中多了一个“;”,删除多余的“原创 2023-05-26 10:21:54 · 559 阅读 · 0 评论 -
2018.3版本vivado MIG 7 series IP核导致Vivado闪退
2018.3版本vivado MIG 7 series IP核导致Vivado闪退原创 2023-03-01 14:31:01 · 1482 阅读 · 1 评论 -
no valid objects found for set_false_path constraint with option
no valid objects found for set_false_path constraint with option原创 2023-02-08 20:19:06 · 904 阅读 · 0 评论 -
vivado package :bus interface rstn does not contain any port map
bus interface rstn does not contain any port map原创 2023-02-08 12:50:59 · 582 阅读 · 0 评论 -
vivado CRITICAL WARNING: [BD 41-1660]
CRITICAL WARNING: [BD 41-1660] Reset pin /xx/RESETN (associated clock /xx/CLK) is connected to asynchronous reset source /RESETN. This may prevent design from meeting timing.原创 2022-12-13 21:21:23 · 1043 阅读 · 0 评论 -
vivado 波形保存读取展示的tcl命令
波形保存读取展示的tcl命令原创 2022-08-13 11:38:46 · 384 阅读 · 0 评论 -
vivado error:Multiple declarations of unsigned included via multiple use clauses
vivado 综合报错问题及解决办法原创 2022-07-14 09:41:54 · 673 阅读 · 0 评论 -
modelsim error:iteration limit reached at time xxx ns.
modelsim error:iteration limit reached at time xxx ns.原创 2022-07-11 17:15:13 · 2686 阅读 · 0 评论 -
AXI STREAM
AXI STREAM 使用时需要注意的细节原创 2022-07-11 17:09:17 · 700 阅读 · 1 评论 -
Datamover使用小结
Datamover ,它是一个好使的数据搬运工。尤其是往DDR里搬数的时候,它特别好用。只需要告诉它写数的起始地址和要写入的数据量,其他的不需要我们太操心。这是它的状态字的格式。各个比特代表的信息如下图所示:从上图可知,当状态信号的值为80(16进制)时,代表datamover数据搬运成功啦。下图表现的就是数据搬运成功。在给datamover传数之前会告诉datamover发指令,在指令中会带有将要写入的数据量的大小,然后传数,如果实际传数的数据的大小和指令中所告诉的数据量的大小不匹配的话,状态原创 2022-02-14 17:18:22 · 2234 阅读 · 0 评论 -
[Opt 31-2] SRL16E ila_4/inst/ila_core_inst/shifted_data_in_reg[7][128]_srl8 is missing a connection
#Vivado报错:问题描述:[Opt 31-2] SRL16E ila_4/inst/ila_core_inst/shifted_data_in_reg[7][128]_srl8 is missing a connection on D pin.解决方法:简单粗暴,打开Constraints里的debug.xdc,把其中的内容删除,然后重新打开Synrhesized Design,重新添加需要debug的信号。...原创 2022-01-26 18:43:13 · 1183 阅读 · 0 评论 -
bus interface property ID_WIDTH does not match between /mig_7series_0/S_AXI and axi_interconnect_7
[BD 41-237] Bus Interface property ID_WIDTH does not matchvivado 2015.2 中, AXI interconnect M_AXI 和mig_7series S_AXI 的 ID_WIDTH 不匹配。解决办法:将AXI interconnect 中的optimization Strategy设置为Minimize Area。原创 2022-01-19 16:53:19 · 2087 阅读 · 1 评论 -
Vivado Error: (vlog-7) Failed to open design unit file “......“
Error: (vlog-7) Failed to open design unit file … 问题现象vivado无法调用modelsim仿真工具,提示错误:Error: (vlog-7) Failed to open design unit file “…”原因文件路径名称过长解决办法1.将工程移动到根文件夹。2.将工程中无法打开的文件所在的路径变短,例如:无法打开的是某个IP核下的文件,则把IP核的名字改短。...原创 2022-01-17 14:40:53 · 5040 阅读 · 5 评论 -
Vivado封装IP时信号分组的方法
1.选中相应的信号,右键选择Auto Infer Interface2.选择信号类型,信号是AXI4-Stream,因此选择AXI4-Stream Interface,然后选择OK。VIVADO已经自动帮你把信号映射好了,一路点OK即可。原创 2022-01-13 12:37:16 · 956 阅读 · 0 评论 -
Vivado 生成edif的方法
1. 打开工程的综合文件2. 生成网表文件在tcl_console中,输入tcl指令如果不含Xilinx IP文件则用如下指令:write_edif 路径/文件名.edf如果含Xilinx IP 文件则用如下指令:write_edif -security_mode all路径/文件名.edf注意:路径分隔符为/,不是\。3. 生成空壳引脚描述文件write_verilog -mode synth_stub 路径/文件名.v注意:路径分隔符为/,不是\。下图是生成的edif文件和空壳引原创 2021-12-31 15:08:03 · 4121 阅读 · 2 评论 -
QuickBoot Flash Programming Algorithm
**QuickBoot Flash Programming 算法**1.擦除包含关键switch word的子扇区或块以关闭开关。2.擦除重构区域的扇区或块。3.将更新的比特流编程到重构区域。4.确认更新区域已正确编程。5.配置关键switch word为ON值以打开switch word,但这一步骤仅在验证更新区域之后。QuickBoot实现依赖于以下元素:Critical Switch WordCritical Switch WordCritical Switch Word是一个特原创 2021-11-15 14:47:22 · 786 阅读 · 0 评论 -
Vivado出现visual C++ Redistributable 错误的解决办法
Vivado出现visual C++ Redistrubutable 错误的解决办法欢迎使用Markdown编辑器在安装以及运行vivado 2015.2的时候出现的C++组件的问题,导致vivado安装不成功或者是无法成功启动,弹出的窗口如上图所示。解决办法如下:下载DirectX Repair软件进行C++插件的修复(该软件亲测好用,链接在最下面)。使用方法:运行DirectX Repair的exe文件,注意win8、win10使用带着win8、win10标注的exe,界面如下:在工具栏选原创 2021-08-24 16:08:58 · 6776 阅读 · 3 评论