Altium Designer 电气规则检查 报错：[Un-Routed Net Constraint Violation]

已于 2022-06-10 13:21:01 修改
阅读量5.9k 收藏 7
点赞数
文章标签： 硬件工程 pcb设计制作
于 2021-12-05 21:36:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/baidu_41780339/article/details/121735752
版权

Altium Designer 电气规则检查 报错：[Un-Routed Net Constraint Violation]

最近在学PCB制版，跟着B站教程画板子。到了最后一步电气规则检查，报错如下：
在这里插入图片描述
在这里插入图片描述
原因是布线未连接，但是画的板子很简单，可以确保网络之间是连了线的。如下图：
在这里插入图片描述
两个 MOSI 之间很明显是连接上的。但是出现报错，网上找了很多其他人的解决方法，包括寻找断线，焊盘镀金（plated）都不对。最后发现是自己在连线的时候直接用鼠标放置导线连接的，而不是采用CTRL+W 交叉布线连接的。当采用交叉布线之后，重新铺铜之后电器规则检查不再报错，问题解决！

heart人生
关注
  • 0
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
[Un-Routed Net Constraint Violation] 问题解决
m0_37479629的博客
01-30 1万+
今天遇到了一个特别沙雕的问题，Un-Routed Net Constraint Violation，并由此导致各种各样的错误。 百度好久没解决，只说是没接上网络，但是我已经连上了引脚，并且引脚已经上镀。 后来百实验，终于找到了问题所在，不能使用引线连接，要使用工具栏上的那个连线，带啥忘记了。 ...
Altium Designer 19 报错的解决办法-综合文档
05-21
Altium Designer 19 是一款广泛使用的电子设计自动化（EDA）软件，专用于电路板设计。在使用过程中，用户可能会遇到各种错误，其中一种常见问题是“InvalidParameter at AdvSch.dll, Base Address…”报错，这通常...
2020-04-20
qq_45514811的博客
04-20 1610
AD中关于[Silk To Solder Mask Clearance Constraint Violation]的错误提示 中文意思 丝印到焊锡掩模间隙限制冲突 也就是 丝焊间隙约束违反,也就是你的丝焊间隙与你设计的规则冲突 解决方法 在Manfacturing中找到class类中对应的也可以参照图上的提示把最小间距改小即可 ...
学习AD常见错误（2）
qq_48824303的博客
05-08 4640
2、问题描述：Alitum Designer 在进行编译检查时，出现警告：Class Document Source Message Time Date No. [Warning] xxx.SchDoc Compiler Net xxx has no driving source (Pin J1-28,Pin U23-15,Pin U24-3) 20:01:18 2020/11/14 13。解决方法：将需要连接的两端的引脚修改为Passive或者相同的电气属性。问题分析：芯片管脚的电气属性未能满足要求。
使用Altium Designer报错的处理记录 1 ：Class    Document    Source    Message    Time    Date    No.
ghl339的博客
07-01 4万+
1.报错内容： Class Document Source Message Time Date No. [Error] ACC.SchDoc Compiler Net DW_SPI1_CLK has only one pin (Pin U2-41) 10:38:14 2020/7/1 14 解决方式：删除原来的Net Labei和连线，重新设置 ...
AD在绘制PCB时候出现 Un-Routed Net Constraint Violation问题解决
csdn_song123的博客
03-13 2万+
今天又学到了一招，在绘制PCB的时候，总是出现[Un-Routed Net Constraint Violation]，在PCB的设计文件中查找了三遍，才找到哦。特地写文，记录一下 过程是这样的，在设计一个文件的过程中，需要把文件的TOP的测试点，改成过孔的测试点，所以在自己建立封装的过程中，就是直接把mulite_layter层设计了一个孔，但是没有把空位的属性更改， 重点来啦，重点来啦，重点来啦，重要的事情说三遍。 这就是重点了，把这个勾选上，再次绘制PCB，然后DRC就不会又这个问题了。 ...
使用Altium Designer报错的处理记录 1 ：Class Document Source Message Time Date No.
Fanjufei的博客
04-22 3万+
报错内容： ClassDocumentSourceMessageTimeDateNo. [Error]ACC.SchDocCompilerNet DW_SPI1_CLK has only one pin (Pin U2-41)10:38:142020/7/114 解决方式：复制原理图会出现这种情况，删除原来的Net Labei和连线，重新设置Net Labei和连线 ...
Altium Designer winter 09中关于Silkscreen over component pads的错误提示的解决方法
zcl2016的专栏
11-01 5588
从原理图生成PCB时，有些元件会显示绿色警告，表明违反了某些规则，规则检查后，说是Silkscreen over component pads voilation,这个警告说的是丝印层（如Top over layer)上的线条距离焊盘太近了。一般在设计元件PCB封装库的时候，只考虑丝印层的线条与焊盘不重叠就行，两者之间的间距通常不过多注意，但在PCB的规则里有关于丝印层与焊盘间距这一条，见设计
AD的“Un-Routerd Net Constraint:......”报错处理
m1109609874的博客
09-30 4万+
最近在画一个板子的时候，DRC检查出现一个报错：Un-Routerd Net Constraint:...... 当时就上百度找了一下，有说是焊盘属性里的“镀金”没有勾选，我核对了一下，发现我的焊盘没有问题；于是各种尝试，排除。  这是报错的具体位置：     最后，我把这个报错位置的电阻R9拖到外面去，然后再执行DRC，不难发现，还是有这个报错，因此可以
Altium Designer 规则检查(DRC)英汉对照表-综合文档
05-21
通过熟练掌握Altium Designer的DRC规则检查，设计师可以大大提高设计的准确性和合规性，降低设计风险，提升产品品质。这份英汉对照表是进行高效DRC检查的关键辅助工具，对于初学者和经验丰富的设计师都极具价值。
Altium Designer 规则检查(DRC)英汉对照表-教程与笔记习题
05-18
9. **检查类别**（Check Category）：包括电气规则（Electrical Rules）、物理规则（Physical Rules）、信号完整性规则（Signal Integrity Rules）等。 10. **条件**（Condition）：规则通常基于某些条件触发，如...
Altium Designer 14 中文教程_Altium-designer_AltiumDesigner_AltiumDes
09-11
在这个模块中，你可以使用各种电子元器件库，绘制电路原理图，并进行电气规则检查，确保设计的正确性。通过原理图捕获，你可以创建和编辑电路网络，定义电源和接地符号，以及连接不同组件，为后续的PCB设计打下基础...
Altium Designer 集设计规则检查(DRC)
08-15
设计规则检查 (DRC) 是一项强大的自动功能，它可以检查设计逻辑和物理的完整性。检查是针对任何或所有启用的设计规则，并且可以在您设计时在线检查，并/或以批量的方式检查，这样结果会列在 消息 面板中，并生成一个...
Altium Designer DRC规则报错
weixin_42066633的博客
08-26 1万+
DRC全称design rule check 设计规则检查 Un-Routed Net ConStraint报错的原因 找一下是否有开路这个error致命 Silk To Solder Mask Clearance Constraint报错的原因 这是因为丝印层到阻焊层的间距不满足规则这个error不致命 Un-Routed Net ConStraint报错的原因 指元器件间的安全距离，设计规则需要修改这个error不致命 但最好修改下...
Un-Routed Net ConStraint报错的原因
热门推荐
Mr.Liu
09-14 4万+
今天画PCB板，发现有一个报错显示Un-Routed Net ConStraint，怎么都解决不了，网上也找不到答案，最后把报错的线删除掉发现有一根飞线如下图所示：出错的原因就是他 最气人的是删除这根线下次编译还会报错，后来查看相同走线不报错的，发现原因是走直角 线时接头走了斜线引起的，下面是走线 左边不报错，右边报错 下面是删除垂直线后的走线 可以看出来左边正常，右边接头处出现小细线 原因：垂直走线要直连，不能在接头处走斜线，网上说是AD16版本的bug，之前用09版本都没出错过！ ...
在PCB学习过程中遇到的问题
weixin_44722927的博客
03-23 589
PCB由于布线在密集，没地方打孔，铺铜后，线密集的地方没有铺上铜；在PCB学习过程中遇到的问题；
AD19 Warning : Adding hidden net, Adding items to hidden net, Component has unused sub-part
谢绝留言与私信
06-09 6645
前言 在用AD2019(19.1.1 Build 5)画原理图, 加入了2个74HC04D后，出现如下警告: Class Document Source Message Time Date No. [Warning] bottom_board.SchDoc Compiler Adding hidden net 11:16:49 2020/6/9 1 [Warning] bottom_board.SchDoc Compiler Adding items to hidden net GND 11:16:49
【AD错误】Un-Routed Net Constraint: Unplated Pad S1-1(2.54mm,20.322mm) on Multi-Layer...解决办法
悟已往之不谏 知来者之可追
10-08 2万+
问题及原因分析 问题出现在了一个三端纽子开关的封装，因为是从别处copy的，没想到出现了此等问题。 unplated 意思是没有电镀的，如果没有电镀那么顶层和底层之间是没有沉铜的，就是不连的。 解决办法 勾选对应的plated。 ...
第17篇：JTAG UART IP应用＜四＞
最新发布
weixin_47841246的博客
05-31 726
通过JTAG UART发送命令控制开发板外设LED
altiumdesigner复制报错
10-10
当在Altium Designer中复制一个板子或者项目时，可能会出现一些错误信息。这些错误信息的原因可能是多方面的，下面我将介绍几种常见的错误及其可能的解决方法。 首先，可能会遇到一个常见的错误是“复制操作失败，项目已被其他用户修改”这样的提示。这意味着当前项目已经被其他用户打开并修改了。解决办法是确保项目不被其他用户打开，或者联系其他用户并协调好项目的使用。 其次，可能会出现“复制操作失败，文件正在被使用”这样的错误。这种情况下，通常是因为文件被其他程序或进程占用，无法被复制。解决办法是关闭其他程序或进程，并确保文件没有被其他应用程序锁定。 另外，报错信息中可能会指示某个文件或路径不存在。这可能是由于文件被删除、移动或重命名导致的。解决方法是检查文件的路径是否正确，并确保文件存在于指定路径中。 此外，可能还会出现由于复制文件过程中发生的错误导致复制失败的情况。这可能是由于存储设备故障或系统错误引起的。在这种情况下，我们可以尝试重新启动计算机，或者更换存储设备。 总之，在复制板子或项目时遇到报错，我们可以首先检查项目是否已被其他用户打开并修改，确保文件没有被其他程序占用，检查文件路径是否正确，以及重新启动计算机或更换存储设备等方法来解决问题。如果问题仍然存在，我们可以联系Altium Designer的技术支持团队寻求帮助。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

heart人生

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值