Altium Designer 电气规则检查 报错：[Un-Routed Net Constraint Violation]

已于 2022-06-10 13:21:01 修改
阅读量8.6k 收藏 9
点赞数
文章标签： 硬件工程 pcb设计制作
于 2021-12-05 21:36:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/baidu_41780339/article/details/121735752
版权

Altium Designer 电气规则检查 报错：[Un-Routed Net Constraint Violation]

最近在学PCB制版，跟着B站教程画板子。到了最后一步电气规则检查，报错如下：
在这里插入图片描述
在这里插入图片描述
原因是布线未连接，但是画的板子很简单，可以确保网络之间是连了线的。如下图：
在这里插入图片描述
两个 MOSI 之间很明显是连接上的。但是出现报错，网上找了很多其他人的解决方法，包括寻找断线，焊盘镀金（plated）都不对。最后发现是自己在连线的时候直接用鼠标放置导线连接的，而不是采用CTRL+W 交叉布线连接的。当采用交叉布线之后，重新铺铜之后电器规则检查不再报错，问题解决！

【AD24报错】运行DRC后出现 Un-Routed Net Constraint ### Net Not Assigned 的解决方案
weixin_50499137的博客
09-21 9667
AD24在运行PCB设计规则检查（DRC）后报错：Un-Routed Net Constraint: Split Plane (No Net) on Power Dead Copper - Net Not Assigned.
AltiumDesigner规则检查含义（DRC）
扬帆起航
08-22 4490
AltiumDesigner规则检查含义（DRC）
使用Altium Designer报错的处理记录 1 ：Class Document Source Message Time Date No.
Fanjufei的博客
04-22 3万+
报错内容： ClassDocumentSourceMessageTimeDateNo. [Error]ACC.SchDocCompilerNet DW_SPI1_CLK has only one pin (Pin U2-41)10:38:142020/7/114 解决方式：复制原理图会出现这种情况，删除原来的Net Labei和连线，重新设置Net Labei和连线 ...
[Un-Routed Net Constraint Violation] 问题解决
m0_37479629的博客
01-30 1万+
今天遇到了一个特别沙雕的问题，Un-Routed Net Constraint Violation，并由此导致各种各样的错误。 百度好久没解决，只说是没接上网络，但是我已经连上了引脚，并且引脚已经上镀。 后来百实验，终于找到了问题所在，不能使用引线连接，要使用工具栏上的那个连线，带啥忘记了。 ...
Altium Designer 中的Un-Routed Net Constraint Violation错误
qq_41834874的博客
06-22 5245
设计PCB时常见的Un-Routed Net Constraint Violation一般是指同一个网络之间没有连线。但是如图所示的PCB中，虽然网络已经连接，但是仍然出现Un-Routed Net Constraint Violation错误。问题解决方法：焊盘的Plated的选项如图所示。
AD在绘制PCB时候出现 Un-Routed Net Constraint Violation问题解决
csdn_song123的博客
03-13 3万+
今天又学到了一招，在绘制PCB的时候，总是出现[Un-Routed Net Constraint Violation]，在PCB的设计文件中查找了三遍，才找到哦。特地写文，记录一下 过程是这样的，在设计一个文件的过程中，需要把文件的TOP的测试点，改成过孔的测试点，所以在自己建立封装的过程中，就是直接把mulite_layter层设计了一个孔，但是没有把空位的属性更改， 重点来啦，重点来啦，重点来啦，重要的事情说三遍。 这就是重点了，把这个勾选上，再次绘制PCB，然后DRC就不会又这个问题了。 ...
AD的“Un-Routerd Net Constraint:......”报错处理
热门推荐
m1109609874的博客
09-30 5万+
最近在画一个板子的时候，DRC检查出现一个报错：Un-Routerd Net Constraint:...... 当时就上百度找了一下，有说是焊盘属性里的“镀金”没有勾选，我核对了一下，发现我的焊盘没有问题；于是各种尝试，排除。  这是报错的具体位置：     最后，我把这个报错位置的电阻R9拖到外面去，然后再执行DRC，不难发现，还是有这个报错，因此可以
【AD错误】Un-Routed Net Constraint: Unplated Pad S1-1(2.54mm,20.322mm) on Multi-Layer...解决办法
悟已往之不谏 知来者之可追
10-08 2万+
问题及原因分析 问题出现在了一个三端纽子开关的封装，因为是从别处copy的，没想到出现了此等问题。 unplated 意思是没有电镀的，如果没有电镀那么顶层和底层之间是没有沉铜的，就是不连的。 解决办法 勾选对应的plated。 ...
DXP出现Un-Routed Net Constraint报错的一种情况和解决方法
霍团长的博客
02-26 9651
1.问题描述 当机型电路的测试时，需要重复画出一款电路及辅助电路系统； 此时，作为超过2层PCB板，内电层可能出现很多悬浮区域，区域之间互相独立不联系，但是这些区域的网络命名是一样的； 例如，上图中，所有悬浮区域网络都叫做IR。这个时候通过规则检查，就会报错： 2. 解决办法 对于内电层悬浮的区域，其实我们只需要将所有网络命名出现差异即可解决报错问题； ...
ClassDocumentSourceMessageTimeDateNo. [Un-Routed Net Constraint Violation]PCB2.PcbDocAdvanced PCBUn-Routed Net Constraint: Net IsoVs Between Pad C6-1(2335mil,4435mil) on Top Layer And Pad C7-1(2745mil,4709.37mil) on Top Layer 22:43:002025/5/231
最新发布
05-24
在PCB设计过程中遇到 `Un-Routed Net Constraint Violation` 错误时，通常是因为某些网络未能正确连接。以下是可能导致该问题的原因及其解决方案： #### 1. **焊盘镀金 (Plated) 设置** 如果封装中的焊盘未设置为...
AD15 DRC检测错误汇总
12-11
在电子设计自动化（EDA）软件Altium Designer中，Design Rule Check（DRC）是一个至关重要的步骤，用于确保电路板设计符合预设的电气和物理规则。以下是对标题“AD15 DRC检测错误汇总”和描述中提到的常见DRC错误的...
初学AD9画PCB板的拦路虎
Echo_Ana的博客
08-04 6838
Altium Designer 9是我们在画单片机PCB板时所要用到的一款常用的软件，繁多的作图步骤，我就不一一叙述了。初学画PCB板，第一次画的是C51的最小系统，像我这种不细心的人，丢三落四的小错误还是有很多的，归纳一下，防止下次再犯。 1.要把新建的Project文件（.PrjPcb），原理图(Schematic)文件(.SchDoc)，PCB(.PcbDoc),以及PcbLib和SchL
Un-Routed Net ConStraint报错的原因
Mr.Liu
09-14 5万+
今天画PCB板，发现有一个报错显示Un-Routed Net ConStraint，怎么都解决不了，网上也找不到答案，最后把报错的线删除掉发现有一根飞线如下图所示：出错的原因就是他 最气人的是删除这根线下次编译还会报错，后来查看相同走线不报错的，发现原因是走直角 线时接头走了斜线引起的，下面是走线 左边不报错，右边报错 下面是删除垂直线后的走线 可以看出来左边正常，右边接头处出现小细线 原因：垂直走线要直连，不能在接头处走斜线，网上说是AD16版本的bug，之前用09版本都没出错过！ ...
【报错记录】Un-Routed Net Constraint
m0_65222834的博客
07-25 4003
错误记录
AD19 报错记录 Un-Routed Net Constraint: Net LED Between Pad J3-10
qq_31764341的博客
10-15 5883
AD报错： Un-Routed Net Constraint: Net LED Between Pad J3-10(1493.055mil,1510.079mil) on Multi-Layer [Unplate 当然我的线是连着的 就一直报错没有连接 而且是它自己和它自己没有 连接 然后网上查 说是封装顶底两层的焊盘没有电镀 就会出这个warning 可以选择不电镀 那么上下焊盘没有电连接 如果要电镀 那么找到这个封装 点这个焊盘-Properties-Hole information-Plated 把p
Altium Designer DRC规则报错
weixin_42066633的博客
08-26 1万+
DRC全称design rule check 设计规则检查 Un-Routed Net ConStraint报错的原因 找一下是否有开路这个error致命 Silk To Solder Mask Clearance Constraint报错的原因 这是因为丝印层到阻焊层的间距不满足规则这个error不致命 Un-Routed Net ConStraint报错的原因 指元器件间的安全距离，设计规则需要修改这个error不致命 但最好修改下...
使用Altium Designer报错的处理记录 1 ：Class    Document    Source    Message    Time    Date    No.
ghl339的博客
07-01 4万+
1.报错内容： Class Document Source Message Time Date No. [Error] ACC.SchDoc Compiler Net DW_SPI1_CLK has only one pin (Pin U2-41) 10:38:14 2020/7/1 14 解决方式：删除原来的Net Labei和连线，重新设置 ...
Altium Designer winter 09中关于Silkscreen over component pads的错误提示的解决方法
zcl2016的专栏
11-01 5993
从原理图生成PCB时，有些元件会显示绿色警告，表明违反了某些规则，规则检查后，说是Silkscreen over component pads voilation,这个警告说的是丝印层（如Top over layer)上的线条距离焊盘太近了。一般在设计元件PCB封装库的时候，只考虑丝印层的线条与焊盘不重叠就行，两者之间的间距通常不过多注意，但在PCB的规则里有关于丝印层与焊盘间距这一条，见设计
在PCB学习过程中遇到的问题
weixin_44722927的博客
03-23 1096
PCB由于布线在密集，没地方打孔，铺铜后，线密集的地方没有铺上铜；在PCB学习过程中遇到的问题；
Un-Routed Net Constraint ( (All) )
07-13
"un-routed net constraint"（未布线网约束）是指电路板设计中未连接到电路板上其他元件的电气网络。未布线的网络可能会影响电路板的性能和可靠性，因此电路板设计通常需要满足 "un-routed net constraint" 的限制，即所有电气网络都需要与电路板上的其他元件连接起来。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

heart人生

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值