balee11-CSDN博客

原创 DPSK+PM调制解调

将随机信号作为信息码元，DPSK编码后经过成型滤波器整型，将信号波形进行相位调制，经过高斯白噪声(AWGN)信道。利用正交解调法解调出波形，对解调信号的进行抽样判决解调出相对码从而得到原始码。echo offclose allclear allclc%DPSK信号的产生ps=1*10^3; %码速率为1MHzTs=1/ps; %码元周期a=0.8;

2018-04-14 17:27:17 5508

原创 FPGA内部如果有无符号数转换

1.有符号数转化为无符号数2.无符号数转化为有符号数

2017-10-20 16:42:16 2758 1

原创常用的testbench和matlab代码之读取和写入文本代码

常用的testbench和matlab代码之读取和写入文本代码

2017-09-20 16:15:41 2551

原创 FM调制解调

FM调制解调 1.matlab仿真先用matlab仿真，验证算法的可行性。代码如下：echo offclose allclear allclc%********* FM调制 **********ps = 625000; %数据率625KHzFs = 80*10^6; % 80M采样率dt = 1/F

2017-07-19 20:56:28 32164 9

原创 FPGA对定点数的处理作业

作业1 • 使用二进制表示数字，是计算机科学中最基本的问题之一。 • 使用FPGA进行数学运算，本质上就是要把数学模型、公式，映射成数字电路。 • 用FPGA实现定点数运算，对于设计运算单元电路很重要。 • 请自行设计若干实验，实现和验证课堂上讲过的关于定点数的知识，例如： o 2补码的溢出回绕特性 o 不同长度的2补码数据进行运算时，先进行符号扩展和数据对齐，然

2017-03-21 11:49:26 1965

原创 DDS作业

实验内容在FPGA上设计一个DDS模块，在DE0 开发板上运行，在FPGA芯片内部合成出数字波形即可。不用输出模拟信号，本模块满足以下条件：使用板载晶振的50MHz时钟，合成以下频率的信号1、500KHz 正弦波信号。 2、1MHz 正弦波信号。 3、3MHz 正弦波信号。频率字字长32位，波表ROM尺寸为 10比特地址，1024个word波形格式为2补码格式，12比特量化每个CL

2017-02-17 15:45:45 753

原创第二次计数器作业

第一部分人工绘制RTL图：计数部分时间基准部分quartus生成RTL结构图总体结构：计数部分：时间基准部分数码管显示部分SignalTap截图视频链接：http://www.miaopai.com/show/1uZU7N7q80-xAbAhlR1vTQ__.htm代码：////

2016-12-11 11:29:10 589

原创计数器作业提交

module zuoye(CLK,CNT,RST) ; input CLK,RST;output [ 3 : 0 ] CNT;reg [ 3 : 0 ] CNT;reg [3:0] max=4'd0110;always @ (posedge CLK or posedge RST ) beginif (RST) beginCNT <=4'd0;endelse begin...

2016-11-20 16:43:32 708 3

balee11的博客