CPU是如何通过缓存一致性MESI协议解决可见性的

上一篇文章，介绍了CPU的一些关键组件、高速缓存、写缓冲区和无效队列等，文章结尾留下了一个问题，就是CPU为了性能引入的写缓冲区和无效队列后可能会导致线程之间不可见问题。想了解硬件层面导致的可见性问题的朋友可以看下关于CPU几个不得不知的概念，文末有说明。

底层解决方案

CPU通过缓存一致性MESI（修改、独占、共享、无效）协议，这个MESI协议实际上有很多种不同的实现，具体的实现机制要靠具体底层的系统如何实现。比如有一种实现，就是一个处理器将另外一个处理器的高速缓存中的更新后的数据拿到自己高速缓存来更新一下，这样大家的缓存不就实现同步了，然后各个处理器的线程看到的数据就一样了。为了实现MESI协议，有两个配套的专业机制要给大家说一下：flush处理器缓存、refresh处理器缓存。
flush处理器缓存：把自己更新的值刷新到高速缓存里去，因为必须要疏导高速缓里，才可能在后续通过一些特殊的机制让其他的处理器从自己的高速缓存（或者主内存）里读取到更新的值。

refresh处理器缓存：处理器中的线程在读取一个变量的值的时候，如果发现其他处理器的线程更新了变量的值，必需从其他处理器的高速缓存（或者主内存）里，读取这个更新的值，然后更新到自己高速缓存中。

总结：为了保证可见性，在底层通过MESI协议、flush处理器缓存和refresh处理器缓存，这一整套机制来保障的。

Java中volatile关键字通过两条