本项目基于Xilinx Zynq-7000系列SoC高性能处理器,集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源;可pin to pin兼容XC7Z035/XC7Z045/XC7Z100-2FF900,主要区别为PL侧逻辑资源不同,后续会针对该系列芯片进行详细介绍,本项目开发以XC7Z045-2FF900为例进行开发。本次案例是基于小编多年开发经验,结合现有主流技术开发的一款通用型标准3U插件板卡,VPX设计满足VITA46.4标准,无知识产权纠纷。
系统框图如下所示:
本系列文章已更新主要内容如下:
关注公众号获取更多内容
内部资源说明如下:
- DDR3颗粒2片,512MB/1GB,16bit*2;
- 10/100/1000M以太网接口,可兼容电口和光口以太网,自适应切换;
- USB串口连接ARM侧UART0接口,方便Zynq7000的调试;
- SFP+光通信接口,用于高速SERDES通信,交流耦合,最大速率2.5Gbps;
- QSPI Flash颗粒2片,256Mb*2,QSPI接口;
- VPX标准接口,设计PCIE GEN2 8 lanes,支持路由和终端等配置;18收18LVDS,速率400Mbps,接收端交流耦合;8收8发单端信号,0~50Mbps。
板卡外框采用3U标准
本项目主要参考Xinlinx官方开发板ZC706,开发板外观如下所示,
开发板相关资料付费下载链接
ZC706XilinxZynq7045原理图PCB(AD/Allego)/BOM/硬件设计指南-硬件开发文档类资源-CSDN下载,免费下载方式:关注微信本公众号“硬件开发不完全攻略”,后台回复“开发资料”,即可免费下载。
资料截图如下,包括有AD格式PCB源文件, candence allegro格式PCB源文件,原理图、BOM单、开发板参考资料等