FPGA学习笔记0之ZYNQ硬件设计注意事项

FPGA学习笔记0之ZYNQ硬件设计注意事项

• 若该文为原创文章，未经允许不得转载
• 风释雪
• QQ:627833006
• E-mail:hn.cy@foxmail.com
• CSDN博客地址:https://blog.csdn.net/weixin_46718879

1.版本说明

Data	Author	Version Revision
2021/02/28	abner	1.0 初定版本

---

2.概述

• 分析zynq电源
• 分析zynq启动时序

---

3.电源时序

3.1.PS上电启动时序

• VCCPINT(1.0v) ->
• VCCPAUX / VCCPLL(1.8v) ->
• VCCO（VCCO_MIO0, VCCO_MIO1, and VCCO_DDR）(1.8v) ->
• PS_POR_B (低到高)
  [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2g2NSXcF-1650958173694)(images/41b13575-128a-4e21-973d-f1b7fd093687.jpg)]

3.2.PL上电启动时序

• VCCINT / VCCBRAM(1.0v) ->
• VCCAUX(1.8v) ->
• VCCO(1.8/3.3v) ->

---

4.预定义功能IO设计

CFGBVS ：根据BANK500的电压进行设计
BANK500 vcc = 2.5 or 3.3v，则CFGBVS = 2.5 or 3.3v
BANK500 vcc = 1.8v，则CFGBVS = 0
详见：UG865 P12

PS_MIO[2 3 4 5 6 7 8]
详见：UG585 P166