FPGA+DSP解码过程

最新推荐文章于 2024-08-29 11:37:56 发布

不愿透露姓氏的黄某人

最新推荐文章于 2024-08-29 11:37:56 发布

阅读量545

点赞数

本文链接：https://blog.csdn.net/big_face_fat/article/details/116200310

版权

本文详细描述了初始化过程中的步骤，包括设置wrctrl寄存器、M2T_R和M5RST/M7RST，数据通过SDO串行传输并触发WRREG信号。重点讲解了如何检测M2FE状态进行读写操作，以及RDM2FIFO的选择和M2RXOEN信号的作用。

摘要由CSDN通过智能技术生成

解码初始化

*wrctrl=0x1fc;//1 1111 1100

在这里插入图片描述 M2T_R=0,M5RST=1,M7RST=1,
其他不变
数据来的时候，TD=1,数据从SDO串行过来，转换16个周期后，SROUT[15…0]就是一个完整的数据
在TD的下降沿，就会输出M2RXWR，输出一个脉冲，进而输入一个写信号WRREG

写入后，M2FE=0，

  status_edib=*rdstatus;
   if(checkbit16(status_edib,1)==0)
   {
     temp=*rdm2fifo;
     *extram2=temp;
     m2++;
     *extram2++;
     timeout_num=0;
   }