PCI MSI MSI-X学习笔记

最新推荐文章于 2024-07-28 16:08:50 发布
最新推荐文章于 2024-07-28 16:08:50 发布
阅读量2.2k 收藏 4
点赞数
分类专栏： linux kernel
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bluesandmetal/article/details/10161781
版权

MSI 出现于PCI2.2中， PCI 3.0中允许针对每个中断设置掩码

MSI-X出现于PCI3.0中，相对MSI，每个设备允许有更多的中断，每个中断都可以独立配置

 

基本功能

设备通过向某个特定的地址写入来引发中断

 

与传统基于pin的PCI中断相比较：

1.传统PCI中断需要在设备之间共享， MSI MSI-X不需要共享

2.传统PCI中断会在设备将数据写入内存之前引发中断，中断处理程序必须处理这种情况， 需要轮询设备的某个寄存器来确定数据已经就位，该情况在PCI-PCI桥扩展的PCI总线中比较容易出现

MSI MIS-X不会出现这种情况，当中断引发时，确保数据已经就位

3.传统PCI中断，一个设备只支持一个中断，驱动程序常常还需要通过设备来确定引发的具体事件

MSI MSI-X 一个设备支持多个中断
bluesandmetal
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
PCIE MSI-X Capability
yiyeguzhou100的专栏
04-07 1206
PCIE的MSI-X相关信息存在两个地方，一个是PCIE Capability中，存放MSI-X基本信息，主要包含MSI-X Table所在BAR地址相关信息（访问的MSI-X Table关键），另外一个是MSI-X Table，存放在bar空间中，标识中断的msg addr及对应的msg data(即中断vector)。pci_find_capability() 断定一个设备是否支持给定PCI权能，返回在设备PCI配置空间内所请求权能结构的地址，如果设备不支持这种权能，则返回0；
pcie msi doc
07-12
msi中断传到host端msi中断传到host端msi中断传到host端
PCI MSI
weixin_39158653的博客
10-15 495
PCIe设备可以使用MSI或者MSI-X报文向处理器提交中断请求，但是对于某个具体的PCIe设备，可能仅支持一种报文。在PCIe设备中含有两个Capability结构，一个是MSI Capability结构，另一个是MSI-X Capability结构。通常情况下一个PCIe设备仅包含一种结构，或者为MSI Capability结构，或者为MSI-X Capability结构。 6.1.1 MSI...
MSI和MSIX中断详解以及驱动分析
最新发布
wonder_1314的博客
07-28 1042
当前数据中心服务器，内存，显卡，网卡等设备均通过PCIe总线与CPU相连，而PCIe设备使用的最多的就是MSI和MSI-X中断。MSI中断是通过在内存写入信息来触发的一种消息中断类型，其中内存地址由硬件设备和系统协商决定。而MSI-X中断是在MSI中断的基础上扩展的一种消息类型，主要目的是解决MSI中断存在的一些限制。两者区别如下类型MSIMSI-X中断数322048中断号必须连续可以任意分配中断信息存放于capbility寄存器MSIX-table,存放BAR空间。
PCIe中断之MSI和MSI-X的区别（详细）总结附图文快速掌握
Luckiers的博客
08-19 7527
本文主要介绍MSI和MSI的基本概念和差异，通过图文的方式方便读者快速掌握，最后章节也简单介绍了INTx的基本概念。MSI(Message Signaled Interrupts)是一种通过在内存中写入信息来产生中断的方式，其中内存地址由设备驱动程序和硬件设备协商确定。MSI与传统的中断线不同，它不需要单独的中断线，而是通过PCI总线进行通信。
PCIe扫盲——中断机制介绍（MSI-X）
zsmcdut的博客
09-08 453
转http://blog.chinaaet.com/justlxy/p/5100057843 PCI总线自3.0版本开始支持MSI-X机制，对MSI做出了一些升级和改进，以克服MSI机制的三个主要的缺陷： 1.     随着系统的发展，对于特定的大型应用，32个中断向量不够用了（参考前一篇文章）； 2.     只有一个目标地址使得
PCIe学习笔记（22）--- 中断（3）---MSI-X
07-14 4023
MSI-X MSI最多支持32 MSI-X最多支持2048 Message control:  bit 15: MSI-X Enable （是否用MSI-X中断，或者用MSI, INTx来替代） bit 14: Function Mask (是否可以发中断) 10:0: Table size in N-1 cap structure: MSI-X Table
1.3 PCI&PCIE MSI中断
pwl999的博客
10-11 9908
1、什么是MSI？(Message Signaled Interrupts)用简单的一句话就可以说明msi的原理：cpu有一段特殊的寄存器空间，往这个寄存器里面写数据，就会触发cpu的中断。pci设备经过配置以后，一旦需要上报中断就会往cpu这种寄存器里面写一个值，触发cpu的中断。2、PCI/PCIE Device侧关于MSI的配置：关于MSI特性，PCI提供了一组Capability Struc
PCIe MSI-X 机制 实例
u011011827的博客
04-30 725
【代码】PCIe MSI-X 机制 实例。
PCIe 的 MSI 中断详解，寄存器级别的详细流程分析，完全搞懂硬件的工作流程
qq_29832469的博客
11-01 4448
EP 可以正确触发 MSI 中断，并被 RC 捕获后往 GIC 投递 PCIe 中断。本例的 MSI 中断并不是直接写 GIC 的 ITS ((Interrupt Translation Service)在GICv3中是可选的。ITS负责接收来自外设的中断，并将它们转化为LPI INTID发送到相应的Redistributor) 产生的，而是由 RC 中转了然后投递到 GIC 的。
PCIe & MSIx & ITS
ANTI4T的博客
12-17 358
消息中断
PCI相关（6）- PCIe中断-MSI/MSIX
qq_21186033的博客
05-21 2871
在 PCI 总线中,通过INTx 引脚提交中断请求,而 MSI 机制是一个可选机制。而在 PCIe 总线中,PCIe 设备必须支持 MSI 或者 MSI-X 中断请求机制,而可以不支持 INTx 中断消息。 在 PCIe 总线中,MSI 和 MSI-X 中断机制使用存储器写请求 TLP 向处理器提交中断请求。不同的处理器使用了不同的机制处理这些 MSI/MSI-X 中断请求,如 PowerPC 处理器使用 MPIC 中断控制器处理 MSI/MSI-X 中断请求；而 x86处理器使用 FSB Interru
【PCIE】基于PCIE4C的数据传输（四）——使用MSIX中断
wjh776a68的博客
05-07 1172
本文基于Xilinx Ultrascale+HBM VCU128开发板与linux（RHEL8.9），介绍MSIX中断方式的代码实现。本文分为MSIX中断简述、FPGA逻辑设计、驱动程序设计、上板测试四个部分。
PCIE MSIX的中断个数的协商和pendding的理解
Wang20122013的博客
04-16 627
1中断个数的协商 Table Size表示设备（例如nvme ssd）支持的MSIX中断个数，但是host或者driver需要几个哪？需要driver进行配置msix的是来决定，例如nvme ssd支持12个，但是driver配置了前4个msix entry地址不一样，后面的8个地址全和第一个地址一样，说明driver只用了4个msix entry.一般情况下create sq也会只有4个。 padding 当msix中断被mask掉后，设备（例如nvme ssd）发送msix的时候不能发送memory
pcie的msi与msi-x-串行VS并行
IT小小鸟
03-13 1145
http://blog.csdn.net/dog250/article/details/6313280     之所以可以实现如此的msi中的message，是因为pcie不仅仅是一条总线，而是一套协议，它是串行的，而非传统总线的并行形式，串行总线最适合定义协议了，然而不管怎样，cpu引脚以及其局部总线(前端总线)是并行的，因此针对于pcie，有一个称为root complex的家伙负责
PCI MSIX中断模式总结
m0_37618552的博客
03-22 988
于是调用执行对应的中断服务程序，在中断服务程序中会在Memory中取用已经传输好的数据。2.PCI Device认为前面的数据已成功写入Memory(实际在PCI Bridge等候)，于是发起MSI或MSI-X，它其实是1个Memory Write事务，同样在PCI Bridge中排队。其演示的过程背景是：PCI Device先通过PCI Memory Write向Memory传输1段数据，当数据传输完成后发1个中断告诉CPU，让中断程序来处理该数据。
PCIE——第 10 章—— MSI 和 MSI⁃X 中断机制
Y__Yshans的博客
10-19 3422
摘要：PCIE——第 10 章——MSI 和 MSI⁃X 中断机制
PCIe 的 MSI-X 中断，申请过程全流程分析，详细讲解 EP 空间中断能力 CAP 的串联
qq_29832469的博客
11-15 1754
主要分析 Table BIR，这个寄存器是控制将 MSI-X Table Structure 存放在 BAR 内存空间的位置的。Table BIR 有 3Bit，指示 MSI-X Table Structure 将映射到 BARn 空间的某一个，Table Offset 指示BARn基地址的偏移。然后在 CPU 的对应 RAM 空间来初始化如下结构，即完成了 MSI-X 的结构初始化。规定 EP 的配置空间 0x34 的地址存放了第一个 CAP 的地址偏移，后续的 CAP 都如此串成链。
PCIe MSI/MSI-X中断机制详解：从INTx到存储器写TLP
本篇文章主要探讨了PCI总线和PCIe总线中的中断机制，特别是MSI（Multi-Source Interrupt）和MSI-X（Multi-Source Interrupt Extended）两种技术。在PCI总线中，传统的INTx中断请求是一种强制性要求，但MSI作为一种可...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值