PCI MSI MSI-X学习笔记

最新推荐文章于 2024-07-28 16:08:50 发布
最新推荐文章于 2024-07-28 16:08:50 发布
阅读量2.2k 收藏 4
点赞数
分类专栏： linux kernel
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bluesandmetal/article/details/10161781
版权

MSI 出现于PCI2.2中， PCI 3.0中允许针对每个中断设置掩码

MSI-X出现于PCI3.0中，相对MSI，每个设备允许有更多的中断，每个中断都可以独立配置

 

基本功能

设备通过向某个特定的地址写入来引发中断

 

与传统基于pin的PCI中断相比较：

1.传统PCI中断需要在设备之间共享， MSI MSI-X不需要共享

2.传统PCI中断会在设备将数据写入内存之前引发中断，中断处理程序必须处理这种情况， 需要轮询设备的某个寄存器来确定数据已经就位，该情况在PCI-PCI桥扩展的PCI总线中比较容易出现

MSI MIS-X不会出现这种情况，当中断引发时，确保数据已经就位

3.传统PCI中断，一个设备只支持一个中断，驱动程序常常还需要通过设备来确定引发的具体事件

MSI MSI-X 一个设备支持多个中断
bluesandmetal
关注
专栏目录
PCIE MSI-X Capability
yiyeguzhou100的专栏
04-07 1260
PCIE的MSI-X相关信息存在两个地方，一个是PCIE Capability中，存放MSI-X基本信息，主要包含MSI-X Table所在BAR地址相关信息（访问的MSI-X Table关键），另外一个是MSI-X Table，存放在bar空间中，标识中断的msg addr及对应的msg data(即中断vector)。pci_find_capability() 断定一个设备是否支持给定PCI权能，返回在设备PCI配置空间内所请求权能结构的地址，如果设备不支持这种权能，则返回0；
[PCI EXpress体系结构] -- 前言
最新发布
m0_57850928的博客
09-05 658
本书讲述了与 PCI 及 PCI Express 总线相关的最为基础的内容，并介绍了一些必要的、与 PCI 总线相关的处理器体系结构知识。读者通过对本书的学习，可超越 PCI 与 PCI Express 总线自身的内容，理解在一个通用处理器系统中局部总线的设计思路与实现方法，从而理解其他处理器系统使用的局部总线。本书适用于希望多了解一些硬件的软件工程师，以及希望多了解一些软件的硬件工程师，也可供电子工程和计算机类的研究生自学参考。
PCI MSI
weixin_39158653的博客
10-15 497
PCIe设备可以使用MSI或者MSI-X报文向处理器提交中断请求，但是对于某个具体的PCIe设备，可能仅支持一种报文。在PCIe设备中含有两个Capability结构，一个是MSI Capability结构，另一个是MSI-X Capability结构。通常情况下一个PCIe设备仅包含一种结构，或者为MSI Capability结构，或者为MSI-X Capability结构。 6.1.1 MSI...
MSI和MSIX中断详解以及驱动分析
wonder_1314的博客
07-28 1350
当前数据中心服务器，内存，显卡，网卡等设备均通过PCIe总线与CPU相连，而PCIe设备使用的最多的就是MSI和MSI-X中断。MSI中断是通过在内存写入信息来触发的一种消息中断类型，其中内存地址由硬件设备和系统协商决定。而MSI-X中断是在MSI中断的基础上扩展的一种消息类型，主要目的是解决MSI中断存在的一些限制。两者区别如下类型MSIMSI-X中断数322048中断号必须连续可以任意分配中断信息存放于capbility寄存器MSIX-table,存放BAR空间。
PCIe中断之MSI和MSI-X的区别（详细）总结附图文快速掌握
Luckiers的博客
08-19 7927
本文主要介绍MSI和MSI的基本概念和差异，通过图文的方式方便读者快速掌握，最后章节也简单介绍了INTx的基本概念。MSI(Message Signaled Interrupts)是一种通过在内存中写入信息来产生中断的方式，其中内存地址由设备驱动程序和硬件设备协商确定。MSI与传统的中断线不同，它不需要单独的中断线，而是通过PCI总线进行通信。
PCIe扫盲——中断机制介绍（MSI-X）
zsmcdut的博客
09-08 464
转http://blog.chinaaet.com/justlxy/p/5100057843 PCI总线自3.0版本开始支持MSI-X机制，对MSI做出了一些升级和改进，以克服MSI机制的三个主要的缺陷： 1.     随着系统的发展，对于特定的大型应用，32个中断向量不够用了（参考前一篇文章）； 2.     只有一个目标地址使得
PCIe学习笔记（22）--- 中断（3）---MSI-X
07-14 4028
MSI-X MSI最多支持32 MSI-X最多支持2048 Message control:  bit 15: MSI-X Enable （是否用MSI-X中断，或者用MSI, INTx来替代） bit 14: Function Mask (是否可以发中断) 10:0: Table size in N-1 cap structure: MSI-X Table
PCI体系结构自学笔记-水印版.pdf
10-13
- **可选中断引脚**：INTx#用于传统中断请求，PCI支持更高级的中断机制如MSI（Message Signaled Interrupts）和MSI-X。 3. **总线操作** - **基本时序**：包括初始化、数据传输等步骤。 - **读传输**和**写传输*...
PCI总线学习总结——学习PCI笔记
11-15
随着技术发展，PCI-X和PCI Express（PCIe）进一步提升了带宽。 2. 即插即用（Plug and Play）：PCI设备可以在系统运行时插入或移除，系统会自动识别并配置这些设备，简化了用户的操作。 3. 共享总线：所有PCI设备...
Linux内核学习笔记 -29 动手实践 - 中断下半部的代码分析与应用
我思故我在！
08-08 334
Linux将中断处理分为上下两部分，上半部分主要处理紧急的，必须马上处理的事情，下半部分处理不那么紧急的事情，linux内核也提供了相应的机制，这里使用理论课中的tasklet机制来进行实验。 本节代码是在上节的基础上稍微增加一部分代码即可。 首先在中断服务例程，即上半部分中添加tasklet的init函数，即将下半部分函数进行注册。最主要的是要将下半部分处理函数挂载上去。最后调用tasklet_schedule函数进行调度 最后用到tasklet_kill，用来注销掉我们的tasklet boo
PCIE学习笔记（四）Xilinx FPGA PCI Express 硬核配置
热门推荐
gostman的专栏
03-09 1万+
目录 2.3.2 配置核IP生成 2.3.2.1 Base模式 2.3.2.2 Advanced模式 本文主要介绍Xilinx 7系列FPGA的 IP 核配置与应用，使用的工具版本为VIVADO 2019。 2.3.2 配置核IP生成 打开VIVADO工具，点击 IP Catalog 搜索“PCIE”,双击打开”7 Series Integrated Block for Express(3.3)”.在7系列的PCIe IP核的配置包括两种模式：Base模式和Advanced模式，接下来我们主要介
pcie msi doc
07-12
msi中断传到host端msi中断传到host端msi中断传到host端
1.3 PCI&PCIE MSI中断
pwl999的博客
10-11 9950
1、什么是MSI？(Message Signaled Interrupts)用简单的一句话就可以说明msi的原理：cpu有一段特殊的寄存器空间，往这个寄存器里面写数据，就会触发cpu的中断。pci设备经过配置以后，一旦需要上报中断就会往cpu这种寄存器里面写一个值，触发cpu的中断。2、PCI/PCIE Device侧关于MSI的配置：关于MSI特性，PCI提供了一组Capability Struc
PCIe MSI-X 机制 实例
u011011827的博客
04-30 752
【代码】PCIe MSI-X 机制 实例。
PCIe 的 MSI 中断详解，寄存器级别的详细流程分析，完全搞懂硬件的工作流程
qq_29832469的博客
11-01 4803
EP 可以正确触发 MSI 中断，并被 RC 捕获后往 GIC 投递 PCIe 中断。本例的 MSI 中断并不是直接写 GIC 的 ITS ((Interrupt Translation Service)在GICv3中是可选的。ITS负责接收来自外设的中断，并将它们转化为LPI INTID发送到相应的Redistributor) 产生的，而是由 RC 中转了然后投递到 GIC 的。
PCIe & MSIx & ITS
ANTI4T的博客
12-17 364
消息中断
PCI相关（6）- PCIe中断-MSI/MSIX
qq_21186033的博客
05-21 2908
在 PCI 总线中,通过INTx 引脚提交中断请求,而 MSI 机制是一个可选机制。而在 PCIe 总线中,PCIe 设备必须支持 MSI 或者 MSI-X 中断请求机制,而可以不支持 INTx 中断消息。 在 PCIe 总线中,MSI 和 MSI-X 中断机制使用存储器写请求 TLP 向处理器提交中断请求。不同的处理器使用了不同的机制处理这些 MSI/MSI-X 中断请求,如 PowerPC 处理器使用 MPIC 中断控制器处理 MSI/MSI-X 中断请求；而 x86处理器使用 FSB Interru
【PCIE】基于PCIE4C的数据传输（四）——使用MSIX中断
wjh776a68的博客
05-07 1325
本文基于Xilinx Ultrascale+HBM VCU128开发板与linux（RHEL8.9），介绍MSIX中断方式的代码实现。本文分为MSIX中断简述、FPGA逻辑设计、驱动程序设计、上板测试四个部分。
PCIe MSI/MSI-X中断机制详解：从INTx到存储器写TLP
本篇文章主要探讨了PCI总线和PCIe总线中的中断机制，特别是MSI（Multi-Source Interrupt）和MSI-X（Multi-Source Interrupt Extended）两种技术。在PCI总线中，传统的INTx中断请求是一种强制性要求，但MSI作为一种可...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值