新手的第一块基于FPGA的设计-脉冲信号发生器---2

最新推荐文章于 2024-05-18 15:05:26 发布
最新推荐文章于 2024-05-18 15:05:26 发布
阅读量3.8k 收藏 4
点赞数
分类专栏： fpga 文章标签： fpga 串口通信 脉冲信号 信号发生器 脉冲信号发生器 e
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/botdr/article/details/21548967
版权
本文介绍了新手使用FPGA设计脉冲信号发生器的过程。目标是实现10V峰值、脉宽和周期可调的脉冲信号，通过USB串口通信进行参数设置。设计中采用了50MHz晶振并考虑了倍频方案。文章还展示了初步的PCB设计图，并讨论了设计中的问题与改进。
摘要由CSDN通过智能技术生成

PCB版的设计

1.先说说信号发生器的要求

实现脉冲信号峰值电压10V，脉宽可调，周期可调（通过usb转串口通信）

按我们的要求脉宽和周期调节的最小单位是5ns，现在买的晶振是50mhz的，通过fpga倍频到200mhz（如果效果不好换成100MHz看怎么样）

系统要求的信号正脉宽最小是50ns，重复频率是几khz，该足够了


2.大概的设计

这里参考了一个画的比较粗糙的板子（师兄的同学帮画的），所以画的可能很多地方不太合理，比如信号地很电源地没有分开

整体的图如下，希望路过的大神顺手的话指点指点




后来发现这个版有点大，而且画错了

最低0.47元/天 解锁文章
今天你更新了吗
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
对于脉冲信号发生器的一些总结
李肿工随便记
03-25 5255
1、做板子的时候太粗心了，经验不足是个问题，当时是先想画好板子然后再对照买元件。后来想想应该先把元件买回来，好对比下封装，可以自己画或者找对的。 （有必要还是画下封装好，个人认为，有时候找反而更浪费时间） 2、有源晶振的接法搞错了，应该是 1NC 2GND 3OUT 4VDD 3、用cp2102不方便焊接，卖元件的美女建议我用ft232和2303，先mark一个，不过已经买了
新手的第一块基于FPGA的设计-脉冲信号发生器---1
李肿工随便记
03-19 8826
因为课题需要和个人兴趣，导师给了个用fpga设计脉冲信号发生器的任务，又买了个cyclone iv的开发板（黑金的），看了附送的教程后把代码写好了，下载运行情况不错。然后就是画板子了。 由于任务比较多，画板子有点赶，画画停停的，第一个星期把原理图画好了，参考网上最多的EP1c6q240c6的开发板原理图和黑金开发板的原理图。再加入了cp2102和一个eeprom的存储芯片。（板子还没有到，不知道
基于FPGA的雷达脉冲信号发生器的设计-论文
05-18
基于FPGA的雷达脉冲信号发生器的设计
模拟技术中的窄脉冲小信号运算放大电路的设计与实现
10-21
摘要：文中设计并实现了一个窄脉冲小信号运放电路。在文章的开始首先介绍了运放的使用背景以及这次设计的目的，然后介绍了设计思路和具体的电路实现，最后对该运放进行测试。测试表明该运放能够对上升沿为50ns的窄脉冲小信号进行放大。 　　运算放大器是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名"运算放大器".运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，大部分的运放是以单芯片的形式存在。运放的种类繁多，广泛应用于电子行业中。 　　文中介绍的就是一种以
基于FPGA的可调脉冲发生器：灵活调节脉冲间隔和宽度
最新发布
CNoTmFnt的博客
05-18 276
首先，基于FPGA的脉冲发生器的核心技术为我们提供了脉冲间隔可调的功能。在科学实验中，脉冲间隔的调节可以精确控制实验的时间序列，从而实现对实验变量的精确控制。而基于FPGA的脉冲发生器通过灵活的时序控制逻辑和高速的计算能力，可以实现对脉冲间隔的精确调节。而基于FPGA的脉冲发生器通过灵活的控制逻辑和丰富的资源，可以实现对脉冲宽度的精确调节。而基于FPGA的脉冲发生器具有脉冲间隔和宽度可调的优势，为各种应用提供了更大的灵活性和可定制性。基于FPGA的脉冲发生器的设计和实现离不开FPGA技术的强大支持。
基于FPGA的脉冲发生器！脉冲间隔和宽度均可调。
KxaqiKGQMqx的博客
04-23 227
首先，基于FPGA的脉冲发生器的核心技术为我们提供了脉冲间隔可调的功能。在科学实验中，脉冲间隔的调节可以精确控制实验的时间序列，从而实现对实验变量的精确控制。而基于FPGA的脉冲发生器通过灵活的时序控制逻辑和高速的计算能力，可以实现对脉冲间隔的精确调节。而基于FPGA的脉冲发生器通过灵活的控制逻辑和丰富的资源，可以实现对脉冲宽度的精确调节。而基于FPGA的脉冲发生器具有脉冲间隔和宽度可调的优势，为各种应用提供了更大的灵活性和可定制性。基于FPGA的脉冲发生器的设计和实现离不开FPGA技术的强大支持。
FPGA--基于Verilog HDL利用PLL在FPGA中实现双脉冲信号（含仿真激励代码）
qq_36045093的博客
03-05 3195
由于期望脉冲的最小宽度为125M，所以利用IP核PLL进行倍频，倍频过程在此不再赘述，利用倍频得到250MHz的频率（FPGA的时钟为50MHz，即5倍频） 一、单个双脉冲 1、期望波形 如图所示，期望输出波形为两个脉宽不同的矩形波，tp1脉宽为16ns（62.5MHz），tp2脉宽为4ns（250MHz），参考频率为CLK_250MHz，计数器cnt对其上升沿敏感，计算周期为120，因此整个双脉冲的周期的T=120*（1/250MHz）=480ns。 2、Verilog HDL编程 思路：一
基于fpga的脉冲信号发生器设计
05-26
本实验是采用fpga方式基于Alter Cyclone2 EP2C5T144C8的简易脉冲信号发生器，可以实现输出一路周期1us到10ms，脉冲宽度：0.1us到周期-0.1us,时间分辨率为0.1us的脉冲信号，并且还能输出一路正弦信号（与脉冲信号同时输出）。输出模式可分为连续触发和单次手动可预置数（0~9）触发，具有周期、脉宽、触发数等显示功能。采用fpga计数实现的电路简化了电路结构并提高了射击精度，降低了电路功耗和资源成本。
基于FPGA的脉冲信号发生器的设计
06-02
基于FPGA的脉冲信号发生器的设计,受益匪浅那个观看
基于FPGA的可配置脉冲发生器的实现
04-17
基于FPGA的可配置脉冲发生器的实现包括设计文档和Verilog HDL源代码
FPGA自学：周期方波上升沿产生短脉冲信号
01-02 2455
问题：如何在低频率的周期信号产生一个短脉冲信号？ 1）首先利用时钟计数产生一个周期信号； 2）其次利用计数器产生一个短脉冲信号。 代码如下： module Adv(clk_5m,rst,clk_25hz,trigger); input clk_5m; input rst; output clk_25hz; output trigger; reg [17:0]cnt; reg clk_...
基于FPGA的高速可变周期脉冲发生器的设计与实现
02-01
基于FPGA高速、可编程的优点，设计了一款可以灵活改变脉冲输出周期和输出个数的周期脉冲发生器。利用VHDL语言编写了全部模块，并在Altera公司提供的QuartusⅡ4.1开发软件上实现了软仿真通过。经实际电路板验证，该实现方法符合设计初衷，达到设计要求。
基于FPGA的信号发生器
01-10
1. 信号发生器在同一端口能产生正弦波、锯齿波、方波、和三角四种周期性波形。 2. 输出频率范围10Hz~10MHz。 3. 实现输出信号频率和幅度可调节。 1.根据设计要求，合理选择系统所需的外设组件，并完成相应电路的设计；能够完成各模块的状态转换的分析； 2.根据设计要求，确定系统架构并利用硬件描述语言设计各个功能模块； 3.利用Modelsim完成各个功能模块的仿真； 4. 完成系统联调，下板并给出系统调试的结果。
基于FPGA的多路脉冲重复频率跟踪器
08-14
本设计利用FPGA设计灵活､易于编程和容量大的特点实现了多路脉冲重复频率跟踪器,解决了在密集信号环境下跟踪系统的实时性问题,将八路跟踪器设计在一片Altera公司的APEX EP20K200EQI FPGA芯片中,缩小了电路体积,满足了系统小型化的要求｡
基于FPGA的电磁超声脉冲信号发生器的设计-论文
05-18
基于FPGA的电磁超声脉冲信号发生器的设计
基于FPGA的DDS信号发生器设计-论文
05-18
基于FPGA的DDS信号发生器设计
基于FPGA的周期信号发生器设计-论文
05-18
基于FPGA的周期信号发生器设计
基于FPGA的全数字高速跳频信号发生器设计-论文
05-18
基于FPGA的全数字高速跳频信号发生器设计
减小触发信号脉宽的方法
吉孟雷的博客
02-21 966
红色波形为触发信号经过RC后给到与门的波形，蓝色波形为经过与门的输出波形，可以看出蓝色波形开始有是红色的波形达到3V左右时才开始有的，这个电压对应与门的逻辑输入高，输出的脉宽已经降到了3ns左右，这个截取的3ns再去给到激光驱动中的GaN，通过控制GaN导通的3ns来控制光脉宽。TI在一篇技术文章上是通过如下方法减小的触发信号脉宽：利用与门的同时为高输出才是高的特性，与门的一个输入直接接触发信号，另外一端是触发信号加一个RC充电后再给进来，这样就能达到减小触发信号脉宽的目的。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值