新手的第一块基于FPGA的设计-脉冲信号发生器---1

最新推荐文章于 2024-06-30 16:24:45 发布
最新推荐文章于 2024-06-30 16:24:45 发布
阅读量8.8k 收藏 23
点赞数 3
分类专栏： fpga 文章标签： fpga 脉冲信号 信号发生器 脉冲信号发生器 e
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/botdr/article/details/21525883
版权
本文记录了一位新手使用FPGA设计并制作脉冲信号发生器的过程。作者首先完成了基于Cyclone IV的开发板上的代码实现，并绘制了包含CP2102和EEPROM的电路板原理图。在制作过程中，作者发现了晶振接法的错误并及时进行了修正，最终实现了功能。
摘要由CSDN通过智能技术生成

因为课题需要和个人兴趣，导师给了个用fpga设计脉冲信号发生器的任务，又买了个cyclone iv的开发板（黑金的），看了附送的教程后把代码写好了，下载运行情况不错。然后就是画板子了。

由于任务比较多，画板子有点赶，画画停停的，第一个星期把原理图画好了，参考网上最多的EP1c6q240c6的开发板原理图和黑金开发板的原理图。再加入了cp2102和一个eeprom的存储芯片。（板子还没有到，不知道有没有问题，路过大哥大姐看出问题的话给小弟指出来吧）

电路板原理图


改正：

做板子的时候发现有源晶振的接法接错了(无意中摸了晶振才发现烫的要死，而且焊晶振的时候还把外壳跟几个管脚都短路了，sb了)，我看了黑金开发板的电路图就直接按照来画了，结果焊板子的时候发现脚接错了，后来上网搜了下，应该是

1.NC     2.GND   3.OUT   4.VDD

不过还好把晶振转个位置刚刚好对应。。。


1-电源部分

最低0.47元/天 解锁文章
今天你更新了吗
关注
专栏目录
AUTOSAR从入门到精通-AEB（自动紧急制动）
getusushu的博客
07-27 128
AEB自动制动系统（Autonomous Emergency Braking）是一种汽车主动安全技术（相比较被动安全类似一个发生在事故前防患于未然，一个在事故后保全人车安全），它包括ECU控制模块、测距模块（包含微波雷达、人脸识别技术、视频系统等）和制动模块。AEB的工作原理是采用雷达测出与前车或者障碍物的距离，然后利用数据分析模块将测出的距离与警报距离、安全距离进行比较，小于警报距离时就进行警报提示，而小于安全距离时即使在驾驶员没有来得及踩制动踏板的情况下，AEB系统也会启动，使汽车自动制动。
FPGA电路开发入门实验
m0_54963930的博客
07-11 791
FPGA 电路开发入门实验 实验一、FPGA项目创建、编译和下载 新建一个BDF文件，可以直接添加元件，对应引脚连接，指派引脚，编译，下载即可 学生实验：用1个拨码开关控制所有的LED灯亮灭 一个input连接剩下的所有led输出端口即可控制所有灯的亮灭 实验二、FPGA译码器组合逻辑 仿照本实验，请完成以下任务 • 1、放置2个2-4译码器模块，则总共有2组SW，每组2个，2组LED，每组4个，每组SW分别控制其对应的LED组。 • 2、参照代码，设计一个3-8译码器，完成类似的拨码开关实验。注意
基于FPGA的波形信号发生器设计Verilog代码Quartus仿真
xiakunpei123的博客
05-13 2106
利用FPGA可以使用软件编程的方法设计硬件电路，可以方便调整波形的优点，设计一种能够提供正弦波、方波、三角波，脉冲等多种波形的多功能信号发生器。它是一种常用的信号源，可以广泛应用电子测量、自动控制、电子电路等领域。 该设计为多功能信号发生器的设计，主要需要实现以下功能： 基于FPGA设计信号产生模块，可生成幅度可调，频率可调的正弦波，方波、三角波；之后可对波形进行选择，即选取某种波形输出。设计输出脉冲波，输出模式可分为连续触发和单次手动触发。
基于fpga的脉冲信号发生器设计
05-26
本实验是采用fpga方式基于Alter Cyclone2 EP2C5T144C8的简易脉冲信号发生器，可以实现输出一路周期1us到10ms，脉冲宽度：0.1us到周期-0.1us,时间分辨率为0.1us的脉冲信号，并且还能输出一路正弦信号（与脉冲信号同时输出）。输出模式可分为连续触发和单次手动可预置数（0~9）触发，具有周期、脉宽、触发数等显示功能。采用fpga计数实现的电路简化了电路结构并提高了射击精度，降低了电路功耗和资源成本。
基于FPGA的脉冲发生器！脉冲间隔和宽度均可调。
最新发布
OIiDZKZUyP的博客
06-30 409
基于FPGA技术的脉冲发生器可以实现对这两个参数的高度灵活调节和控制。FPGA中的逻辑门可以根据设置的参数进行配置，从而产生符合要求的高低电平序列，实现脉冲信号的发生。同时，通过控制逻辑门的开关时间和延迟参数，用户可以调整脉冲信号的宽度，满足不同应用场景中的需求。综上所述，基于FPGA的脉冲发生器具有高度灵活性和精确控制能力，可以满足科学研究、工程实验和通信等领域中对脉冲信号的高要求。同时，基于FPGA的脉冲发生器还可以与其他硬件设备和系统进行高速通信和数据交互，实现多种应用场景下的系统集成和协同工作。
学习FPGA边沿检测——输出脉冲信号（一）
xwqitian的博客
08-13 3574
1、代码如下： module pulse_test ( clk,rst_n, din,dout ); input clk; //时钟信号 input rst_n; //异步复位信号，低电平有效 input din; //输入信号 output reg dout; //输出信号，无边沿信号时为0 reg din_reg; //输入信号缓存 always @(posedge clk,negedge rst_n) begin if(!rst_n) din_reg <= 0; else
FPGA自学：周期方波上升沿产生短脉冲信号
01-02 2489
问题：如何在低频率的周期信号产生一个短脉冲信号？ 1）首先利用时钟计数产生一个周期信号； 2）其次利用计数器产生一个短脉冲信号。 代码如下： module Adv(clk_5m,rst,clk_25hz,trigger); input clk_5m; input rst; output clk_25hz; output trigger; reg [17:0]cnt; reg clk_...
新手的第一块基于FPGA的设计-脉冲信号发生器---2
李肿工随便记
03-19 3914
PCB版的设计 1.先说说信号发生器的要求 实现脉冲信号峰值电压10V，脉宽可调，周期可调（通过usb转串口通信） 按我们的要求脉宽和周期调节的最小单位是5ns，现在买的晶振是50mhz的，通过fpga倍频到200mhz（如果效果不好换成100MHz看怎么样） 系统要求的信号正脉宽最小是50ns，重复频率是几khz，该足够了 2.大概的设计 这里参考了一个画的比较粗糙的板子
fpga如何约束走线_手把手课堂:Xilinx FPGA设计时序约束指南
weixin_39966465的博客
12-19 657
作为赛灵思用户论坛的定期访客，我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助 FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA 设计的最优结果。何为时序约束？为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。要实现这个目的，我们可将时序约束应用于连线中——从某 FPGA 元件到 FPGA 内部或 FPGA 所在 ...
基于FPGA的高分辨率数字脉冲信号发生器研究.pdf
07-13
基于FPGA的高分辨率数字脉冲信号发生器研究.pdf
基于FPGA的信号发生器
01-10
1. 信号发生器在同一端口能产生正弦波、锯齿波、方波、和三角四种周期性波形。 2. 输出频率范围10Hz~10MHz。 3. 实现输出信号频率和幅度可调节。 1.根据设计要求，合理选择系统所需的外设组件，并完成相应电路的设计；能够完成各模块的状态转换的分析； 2.根据设计要求，确定系统架构并利用硬件描述语言设计各个功能模块； 3.利用Modelsim完成各个功能模块的仿真； 4. 完成系统联调，下板并给出系统调试的结果。
学习FPGA边沿检测——输出脉冲信号（二）
xwqitian的博客
08-13 1135
1、代码如下： module pulse_test ( clk,rst_n, din,dout1,dout2 ); input clk; //时钟信号 input rst_n; //异步复位信号，低电平有效 input din; //输入信号 reg din_d0; reg din_d1; output dout1; //上升沿输出脉冲 output dout2; //下降沿输出脉冲 assign dout1=(~din_d1)&(din_d0);//上升沿检测 assign d
FPGA--基于Verilog HDL利用PLL在FPGA中实现双脉冲信号（含仿真激励代码）
qq_36045093的博客
03-05 3279
由于期望脉冲的最小宽度为125M，所以利用IP核PLL进行倍频，倍频过程在此不再赘述，利用倍频得到250MHz的频率（FPGA的时钟为50MHz，即5倍频） 一、单个双脉冲 1、期望波形 如图所示，期望输出波形为两个脉宽不同的矩形波，tp1脉宽为16ns（62.5MHz），tp2脉宽为4ns（250MHz），参考频率为CLK_250MHz，计数器cnt对其上升沿敏感，计算周期为120，因此整个双脉冲的周期的T=120*（1/250MHz）=480ns。 2、Verilog HDL编程 思路：一
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值