基于EDA技术的RISC_CPU设计

 

1.实验电路结构

    本实验设计的RISC_CPU由图1所示ALU、CU、ACC、IR、PC等多个单元电路组成，配合程序存储器ROM及数据存储器RAM实现程序运行功能。

图1实验电路结构图

  

2.设计步骤

1. 基于图1设计8条指令，指令格式为：

OP（ 3bit ）

A( 13bit )

各指令对应操作码及功能为：

①HTL（OP:000）：停机操作。该操作将空一个指令周期，即8个时钟周期。

②SKZ（OP:001）：为零跳过下一条语句。该操作先判断当前alu中的结果是否为零，若是零就跳过下一条语句，否则继续执行。

③ADD（OP:010）：加法。该操作将累加器中的值与地址所指的存储器或端口的数据相加，结果仍送回累加器。

④AND（OP:011）：相与。该操作将累加器中的值与地址所指的存储器或端口的数据相与，结果仍送回累加器。

⑤XOR（OP:100）：异或。该操作将累加器中的值与地址所指的存储器或端口的数据异或，结果仍送回累加器。

⑥LDA（OP:101）：读数据。该操作将指令中给出地址中的数据放入累加器。

⑦STO（