本人声明：一切文章博客均可随意转载，全部开源！只要对您有小小的帮助即可。

Vivado 2023.2 在使用 Ctrl+S 保存时闪退的问题，确实给开发者带来了不少麻烦。希望 Xilinx 能够尽快发布官方补丁修复这个 BUG。在此之前，可以通过更改保存快捷键或禁用自动保存等方法暂时解决问题。如果你也遇到了类似的问题，不妨尝试上述方法，希望能够对你有所帮助。如果你有其他有效的解决方案，欢迎在评论区分享，让更多人受益。祝大家开发顺利！文件链接链接：https://pan.baidu.com/s/1KptAc8pJbDE1j2Pyxi8OIQ?pwd=943q。

vitis 2023更新了IDE，看起来像是集成了老板vitis 以及 vscode的内核的感觉，然后这里首先教一下如何从打开到创建hello world项目。选择刚刚的文件夹，然后点击“Create Platform Component” 选择刚刚的.xsa，之后 即可。然后创建一个文件夹 命名为workspace，再打开vitis 2023.2。首先，要从vivado中export .xsa文件。

当然有的时候name 里面有信号但是抓取不到，那就是可能是代码写错了，或者是时钟约束有问题，可以看我的另一篇文章：https://editor.csdn.net/md/?这个时候要点波形图中的加号，把要抓的信号都加入进来，之后再重新运行，抓取数据即可。第一次用ILA IP核抓取数据信号的时候，运行发现什么都没有，如下图。

如果你没有高频时钟源，可以在设计中添加PLL或MMCM（clock wizard ip核）来倍频现有的25 MHz时钟。说明此时的调试核心时钟才25MHz，这个时候时钟频率太小，抓取数据并且传输数据频率不够快，这个时候就会出现抓不出来数据，出现上述图片的错误。如果你有一个更高频率的时钟信号源（如100 MHz或300 MHz），可以尝试将这个信号连接到dbg_hub/clk。这个时候需要检查管脚约束文件，因为我这里使用的ILA是150MHz的抓取频率，但是在XDC中设置的是25MHz。

CP210x_Windows_Drivers链接：https://pan.baidu.com/s/1eJjkMqPE1x056x9f_4AZvQ?CP210x_Windows_Drivers 安装相应的驱动，然后重新插拔串口线即可，如果还不行，换一根线试一下。用FPGA的时候肯定都用过串口，要么是一开始的初始例程，要么是后续写代码过程中的串口调试。但是有很多情况是连不上的情况，这个时候就得先看设备情况，在windows左下角搜索框里搜索。

Error while launching program:Memory write error at 0x10D000.Asynchronous Data Abort错误查找

其中n为滤波器级数，D为滤波器抽取插值倍速，由下图（D+1）容易理解，为什么是n/2目前还无法理解，以后再来补充。

或者去搜索一下你的USB线的驱动，但是即使这个识别了vivado里面还是No hardware targets exist on the server [localhost:3121]1.我之前用的是miniB -USB 的线， 然后先要检查驱动问题，打开。是否有设备接入，然后这个时候vivado就正常识别了。2.这个时候换用JTAG-USB线，同样检测。如果端口中没有就是在其他设备中，此时需要去。总结就是查看驱动以及用JTAG接口。