![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
硬件架构的艺术
数字电路
人无再少年97
每日一更
展开
-
硬件架构的艺术(八)消抖技术
抖动:在电子设备内两个金属触点随着触点的断开闭合便产生了多个信号,当触点撞击在一起,惯性和弹性形成抖动,导致产生一个快速的脉冲电流而不是从0电流到全电流的转换。这个影响在交流电源线路不明显,由于抖动太快不至于影响大多数设备。但在某些模拟和逻辑电路中可能产生问题(如数字计时器、个人计算机或微处理器等设备的输入)消抖:确保每一次断开或闭合触点时只有一个信号起作用的硬件设备或软件解决触点抖动问题...原创 2019-12-27 16:39:00 · 1647 阅读 · 1 评论 -
硬件架构的艺术(七)处理字节顺序
由于所有计算机系统并不是都是按同样的字节顺序设计,所以就需要处理字节顺序的问题(字节顺序定义数据在计算机系统中的存储格式,描述地址的最高有效位MSB和最低有效位LSB的位置:大端模式(Big Endian):将MSB保存在最低存储器地址处小端模式(Little Endian):将LSB保存在最低存储器地址处( 对于要将字节或16位半字映射到系统存储器中32位字的系统,字节顺序不匹配就会影...原创 2019-12-27 15:00:21 · 304 阅读 · 0 评论 -
硬件架构的艺术(六)
流水线可以增加电路每个时钟周期的计算吞吐率,但是也会带来系统延迟和面积的增加。(流水线通过在较长的组合逻辑中插入寄存器降低组合逻辑的延迟,来提高时钟频率并提高性能)组合路径延迟为X个时间单位,在下图中通过插入三个寄存器被分割为多个小块,寄存器间的延迟为Y个时间单位,Y<X ;加入寄存器时钟频率明显增加,但是同时也增加额外的开销,并且增加了系统的延迟。(一)影响最大时钟频率的因素:流...原创 2019-12-22 21:40:56 · 457 阅读 · 0 评论 -
硬件架构的艺术(五)低功耗设计
温度升高->可靠性下降->需要保持低温环境,增加了成本。功耗源:(1)浪涌:浪涌电流指器件上电时产生的最大瞬时输入电流(启动电流)(2)静态功耗:(3)动态功耗:...原创 2019-12-17 22:01:08 · 2315 阅读 · 0 评论 -
硬件架构的艺术(四)时钟分频器
时钟分频器原创 2019-12-08 14:38:26 · 1119 阅读 · 2 评论 -
硬件架构的艺术(三)时钟域
单时钟设计(同步设计),同多时钟设计相比,这样的设计容易实现,并且更少产生于亚稳态、建立与保持时间违背方面的问题原创 2019-12-06 15:25:50 · 455 阅读 · 0 评论 -
硬件架构的艺术(二) 时钟与复位
1原创 2019-12-01 22:12:14 · 1688 阅读 · 0 评论 -
硬件架构的艺术(一)亚稳态
亚稳态原创 2019-11-27 09:57:24 · 600 阅读 · 0 评论