自建IP核过程中的小问题

最新推荐文章于 2022-09-20 22:05:27 发布
最新推荐文章于 2022-09-20 22:05:27 发布
阅读量856 收藏
点赞数 1
分类专栏： ZYNQ 文章标签： vivado-zyn
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bxlover007/article/details/50127987
版权

我在使用Vivado2015.2进行IP核自建和封装的过程中遇到一些小问题。
1，首先点击tools菜单下的Create and package IP进行IP核的自建和封装；
2，在进行自建完成并封装完成后，更新Diagram模块，并给自定义的IP核进行地址的分配。
3，分配完成后，进行编译，生成bitstream，并Export Hardware
4，Lanuch SDK ，但是到SDK界面后，发现在xparameters.h中竟然没有我自己定义的IP核的地址信息；
怎么办？
上午查资料并问一些大神。
通过大神的解答，把工程目录下的.sdk文件夹删除，重新进行3、4步操作；
嗨！，有了！
下面就可以正常一步一步继续学习了。
不知是vivado的bug还是我哪里设置的不对？

呓语煮酒
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
vivado生成自定义IP核及调用
04-23
讲解了vivado中如何添加自定义IP核的过程，内容详细易读，适合初学者
Vitis2021.1报错：fatal error: xparameters.h: No such file or directory
最新发布
songcikeep的博客
08-01 3332
Vitis2021.1报错：fatal error: xparameters.h: No such file or directory
vivado封装与调用IP笔记
qq_40946355的博客
03-30 971
1.关于IP封装 不能直接在Tools-Creat and Package 中包装文件夹，否则在IP Catalog会显示helper core不能例化 解决：先把RTL文件引入到工程中，选择在当前文件工程中封装IP，这样封装出来的IP是可以调用的。 IP设置中选择了Archive选项还会产生一个压缩包，里面主要包含顶层.v，.xci,.xml文件，便于其他使用者的调用 2.关于IP的调用 在一个...
Xilinx Vivado 2020.1里面AXI Interrupt Controller无法选择中断的个数
ZLK1214的专栏
12-29 2428
虽然看起来AXI Interrupt Controller的intr[0:0]位宽无法修改，但实际上，添加一个Concat IP，这个IP可以设置In0的个数，设置为2。In0连接上中断线后，再把dout和intr相连。GenerateBlockDesign一下，回来再看，就会发现intr已经自动变成[1:0]了。 注意：仅仅添加Concat IP，改一下连线，Vitis是无法识别的，xparameters.h也无法自动更新。要么对Block Design做较大的改动，要么重建Vitis的Plat..
自定义数码管IP核，并让NiosⅡ SBT for Eclipse自动抓取驱动文件
Verdvana的博客
01-16 1430
1.前言         在Platform Designer（原Qsys）中创建自定义六位七段独立数码管IP核并让NiosⅡ SBT for Eclipse自动抓取驱动文件。 开发环境：Quartus Prime Standard Edition 18.1 系统版本：Windows 10 Pro x64 1809 2.框架    ...
【ZYNQ】自定义IP核的封装
阿妹有点甜的博客
09-20 3173
将当前工程打包封装成自定义IP核
modelsim仿真quartus软件IP核错误及解决办法
Cthanta的博客
02-01 7252
modelsim仿真quartus软件IP核错误及解决办法
opencart建站根据IP自动选择对应的币种
05-06
总之，"opencart建站根据IP自动选择对应的币种"是一个涉及IP地址解析、货币设置、前端显示修改以及系统集成的复杂过程。通过合理设计和精细实现，可以显著提高OpenCart站点的国际化水平，增强其在全球市场上的竞争力...
自建代理IP池管理系统
06-10
构建自建代理IP池管理系统的过程通常涉及以下步骤： 1. 设计数据库模型，定义IP信息的结构。 2. 编写爬虫脚本，定时抓取和验证代理IP。 3. 使用Django创建API接口，处理IP的获取和返回。 4. 实现IP的分配策略，如...
基于BIST的编译码器IP核测试
02-01
介绍了用于IP核测试的内建自测试方法(BIST)和面向测试的IP核设计方法，指出基于IP核的系统芯片(SOC) 的测试、验证以及相关性测试具有较大难度，传统的测试和验证方法均难以满足。以编译码器IP核为例，说明了基于BIST...
vivado自定义IP核的设计及调用系统IP核
04-10
关于vivado中自定义IP核的设计还有调用系统IP核，内部的管教约束代码已经给了，很完整的一篇文档
Xilinx FPGA芯片命名规则
m0_46498597的博客
02-02 2344
1.1 Xilinx FPGA芯片命名规则 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx FPGA芯片命名规则； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。
vivado自定义IP核 & 调用
swang_shan的博客
01-17 1087
生成IP核 1. 准备好要用来生成ip核的模块。 2.Tools —> Create andPackage IP —> Package your current project —> IP location
vivado：打包IP之后，出现找不到内部IP核的情况
qq_44406549的博客
07-05 1453
vivado：打包IP之后，出现找不到内部IP核的情况
自定义IP核在SDK中添加驱动方法
snowfoxhxm的博客
06-16 2724
在XPS创建ip核后，在ise中对其进行实现，然后再引入XPS。XPS创建bit文件后，可以用sdk进行开发，在用sdk开发的时候需要把自动创建的ip核驱动引入，这是引入的方法。
听说Zynq-手把手教你自定义ip核并调用
不只会拍照的程序猿
05-21 3703
概述小编最近在研究Zynq，因为对其相对陌生，在探索过程中也遇到了不少坑，这里将如何创建IP核并调用的方法步骤总结记录，以免日后忘记。注意★环境：Vivado2018.2。开发板：digi...
VIVADO自定义IP核以及调用，还有遇到的有警告的问题[IP_Flow 19-315]和[IP_Flow 19-5661]
weixin_44502554的博客
08-08 5151
利用自己设计封装的IP用起来会更加得心应手，本文希望大家都能学会简单的模块封装。
vivado ip核锁定问题
qq_34134731的博客
03-15 4863
以前版本的工程所使用的ip用新版本打开老是报错 就需要对ip核进行更新，查阅后发现有两种方法解决 一， Tools -> Report -> Report IP Status，然后在下面显示所有ip 点击Upgrade Selected更新即可 二、 利用tcl命令——在tcl console输入 upgrade_ip [get_ips] ...
再建一个工程，调用2选1多路选择器 IP 核核实现4选1多路选择器。对该工程进行仿真测试。
06-07
好的，我来回答你的问题。 首先，我们需要在相应的 FPGA 开发工具中创建一个新的工程，并导入之前生成的 2选1多路选择器 IP 核。接下来，我们可以使用该 IP 核来实现 4选1多路选择器，具体的 Verilog HDL 代码如下： ``` module mux4to1 ( input [3:0] A, input [1:0] Select, output reg Out ); wire out0, out1; mux2to1 u1 (.A(A[0]), .B(A[1]), .Select(Select[0]), .Out(out0)); mux2to1 u2 (.A(A[2]), .B(A[3]), .Select(Select[0]), .Out(out1)); mux2to1 u3 (.A(out0), .B(out1), .Select(Select[1]), .Out(Out)); endmodule ``` 这段代码定义了一个名为 mux4to1 的模块，它有四个输入端：A[3:0] 和 Select[1:0]，一个输出端 Out。这个模块使用了三个 mux2to1 IP 核来实现 4选1多路选择器。具体来说，我们将输入信号 A 分成两个部分：A[0:1] 和 A[2:3]，然后使用两个 mux2to1 IP 核来实现 A[0:1] 和 A[2:3] 的选择，最后再使用一个 mux2to1 IP 核来实现最终的选择。这个模块的输出信号为 Out。 下面是一个简单的 Verilog HDL 仿真代码，用于测试 mux4to1 模块的功能： ``` module mux4to1_tb; reg [3:0] A; reg [1:0] Select; wire Out; mux4to1 dut ( .A(A), .Select(Select), .Out(Out) ); initial begin A = 4'b0000; Select = 2'b00; #5; Select = 2'b01; #5; A = 4'b0101; #5; Select = 2'b10; #5; A = 4'b1010; #5; $finish; end endmodule ``` 这个仿真代码包含一个名为 mux4to1_tb 的模块，它实例化了 mux4to1 模块，并使用 reg 和 wire 类型的变量来连接模块的输入和输出。在 initial 块中，我们对输入信号进行了一些简单的操作，然后通过 $finish 命令来结束仿真。在仿真过程中，我们可以观察输出 Out 的变化，以验证 mux4to1 模块的正确性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值