FMC_中因为CASLatency 设置不当，导致stwin工作不正常

最新推荐文章于 2024-03-18 07:24:47 发布
最新推荐文章于 2024-03-18 07:24:47 发布
阅读量868 收藏 1
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cab8816/article/details/79646102
版权

 void MX_FMC_Init(void) 

hsdram1.Init.CASLatency = FMC_SDRAM_CAS_LATENCY_2;


void MX_SDRAM_InitEx(void)


 /* Step 5: Program the external memory mode register */
  tmpmrd = (uint32_t)SDRAM_MODEREG_BURST_LENGTH_1          |\
                     SDRAM_MODEREG_BURST_TYPE_SEQUENTIAL   |\
                     SDRAM_MODEREG_CAS_LATENCY_3           |\
                     SDRAM_MODEREG_OPERATING_MODE_STANDARD |\

                     SDRAM_MODEREG_WRITEBURST_MODE_SINGLE;


SDRAM_MODEREG_CAS_LATENCY_3    

两个 地方设置不一样，导致显示不正常，有一些等间距的彩色竖线

cab8816
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Posted CAS and Additive Latency (AL)
嵌入式技术在路上
10-09 3306
Posted CAS and Additive Latency (AL) For the DRAM designer and those who work on memory controllers, it is self-understood that the command bus can carry only one signal at the time. The same holds
STM32F429I-DISO探索第二篇 --SDRAM
ffeige1984的专栏
01-25 8006
以前玩三星系列的时候用SDRAM用的比较多，基本都是按照用户手册配置时序，那么STM32F429的SDRAM也类似，如果哪位对SDRAM不是很了解的话可以百度下。好了不多说了，看下STM32F429的SDRAM介绍吧。谢谢eric2013的文章： 1.  学习SDRAM驱动前的准备工作     学习SDRAM前搞清楚两个问题，一个是SDRAM的基本原理，还有一个就是那几个关键的参数，参数是
多核(CPU)系统中并行计算Atomic原子操作与缓存一致性(memory/cache coherency)
最新发布
vily_lei的专栏
03-18 765
多核(CPU)系统中并行计算Atomic原子操作与缓存一致性(memory/cache coherency)
DDR内存参数笔记
weixin_33936401的博客
12-28 861
因系统较卡，尝试改变DDR2的时序参数，所以查了下DDR2的内存参数，在网上查了些资料，在此做下笔记。 http://blog.csdn.net/force_eagle/article/details/2294229 tCL：CASLatencyControl 一般我们在查阅内存的时序参数时，如“3-4-4-8”这一类的数字序列，上述数字序列分别对应的...
内存时延效能
charleslei的专栏
03-09 1716
时延（Latency） 小张一看到这个图，不禁大叫:”太复杂了，看得我都犯密集恐惧症了，看不懂！“。没关系，我们拆开了一个个看。 1. CL:CAS Latency。CL是指CAS发出之后，仍要经过一定的时间才能有数据输出，从CAS与读取命令发出到第一笔数据输出的这段时间，被定义为CL（CAS Latency，CAS时延）。由于CL只在读取时出现，所以CL又被称为读取时延（RL，Read L...
FMC.rar_CubeMX生成的fmc_STM 读 fmc RAM_STM32 FMC_fmc sram_masstux
09-20
在这个“FMC.rar_CubeMX生成的fmc_STM 读 fmc_RAM_STM32 FMC_fmc_sram_masstux”项目中，重点涉及的是如何使用STM32CubeMX配置FMC（Flexible Memory Controller）来访问外部SRAM，并通过编程进行读取操作。...
fmc_FMC_
09-30
在本文中，我们将深入探讨“fmc_FMC_”所代表的内存管理程序及其相关知识点，尤其是通过分析提供的文件“fmc.c”。 首先，FMC（可能是“内存控制器”的缩写）通常指的是硬件层面的组件，负责管理系统的动态随机存取...
stm32f4xx_fmc.zip_FMC_STM32F4 FMC_STM32F4 FMC_stm32f4
09-24
在这些应用中，FMC（Flexible Memory Controller，灵活的存储器控制器）是一个重要的组成部分，它为STM32F4提供了与外部存储器交互的能力。`stm32f4xx_fmc.zip`中的内容是针对STM32F4的FMC库，用于帮助开发者高效地...
ad738x_fmc_ad738x_fmc_5878ad.com_
10-04
标题中的"ad738x_fmc_ad738x_fmc_5878ad.com_"似乎是一个项目名称，其中包含了"ad738x_fmc"这一关键部分，可能指的是 Analog Devices 公司的 AD738x 系列芯片与FMC（FPGA Mezzanine Card）接口模块的结合。...
vhdl.rar_FMC_nutaq_radio 420x
09-21
本文将围绕"vhdl.rar_FMC_nutaq_radio 420x"这一压缩包中的源代码，深入探讨NUTAQ RF 420M的FMC接口设计及其关键组件。 首先，我们来看看FMC接口。FMC是一种标准的接口规范，允许FPGA板卡与各种子板之间实现高速、...
DDR内存时序指南
热门推荐
奋斗中拥有
04-15 1万+
  DDR 内存 既然叫做双倍速率SDRAM（Dual date rate SDRSM），就是说是SDRAM的升级换代产品。从技术上分析，DDR SDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍。那么大家就应该知道了，我们所说的DDR400，DDR333，DDR266，他们的工作频率其实仅为那些数值的一半
第26章 FMC—扩展外部SDRAM
BH_firege的博客
08-24 4092
本章参考资料：《STM32F76xxx参考手册2》、《STM32F7xx规格书》、库帮助文档《STM32F779xx_User_Manual.chm》。 关于SDRAM存储器，请参考前面的“常用存储器介绍”章节，实验中SDRAM芯片的具体参数，请参考其规格书《W9825G6KH》来了解。 26.1 SDRAM控制原理 STM32控制器芯片内部有一定大小的SRAM及FLASH作为内存和程序存储...
SDRAM 介绍
StephenZhou
08-24 9131
1、名词解释 SDRAM ：Synchronous Dynamic Random Access Memory，同步动态随机存储器。同步是指其时钟频率和CPU前端总线的系统时钟相同，也就是双方通信，有同步时钟；内部命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据的读写。 NOTES：这里需要强调一下：为了保证数据一直都在，SDRAM 需要不停的去刷新，刷新，刷新； 2、SDRAM 内部结构 这里以...
stm32cubeMX配置stm32h743 SDRAM-学习总结
Believeziwo的博客
06-25 4066
本文记录了如何使用stm32cubeMX配置stm32h743iit6的硬件FMC外设与与 SDRAM 通信（W9825G6KH）。具体比较深的内容不作介绍。
DDR时序参数
weixin_55570036的博客
10-19 2152
DDR 时序参数
DDR II中的延时参数
weixin_30691871的博客
03-23 1052
CL (CAS latency) CL是从读命令发出到有效数据到DDR端口的延时，以时钟为单位。下图分别表示CL = 3和CL = 4的两种情况， 如果读命令在第n个时钟周期发出，CL = m，则读取的数据在第n+m个时钟时有效。 我们以MICRON1Gb DDR2 SDRAM 为例， CL一般为3，4，5，6或者7个时钟，不同速度等级的DDR2支持的CL是不同的，如下图，速...
STM32CubeMX SDRAM的使用（二）
coderma的博客
09-15 1921
上一篇我们介绍了SDRAM的基本知识以及一些关键时间参数，本篇我们将介绍FMC中关于SDRAM控制器的相关知识并通过STM32CubeMX进行配置来测试我们的SDRAM芯片读写。
STM32F429IGT6项目准备5——使用STM32CubeMX配置SDRAM
qq_42039294的博客
01-05 2266
文章目录1 前言2 硬件3 Cubemx配置3.1 SDRAM 2 的配置4 工程内的修改4.1 移植文件4.2 测试 1 前言 第五次记录一下使用CubeMX配置SDRAM的过程。STM32F429IGT6有两个SDRAM Bank，地址分别从0xC0000000, 0xD0000000开始，对应CubeMX配置里的SDRAM1和SDRAM2。每一个SDRAM控制器只可以连接一块SDRAM芯片。 2 硬件 w9825G6KH-6I(32M字节16位宽) 3 Cubemx配置 3.1 SDRAM 2 的
SDRAM的时序问题，
fgupupup的博客
09-06 2254
转载：https://blog.csdn.net/chenhongfeng1122/article/details/24876045 https://blog.csdn.net/shijiemazhenda/article/details/6774914 SDRAM的时序主要关注三个时间： CL=2：CAS Latency，CAS 潜伏期，CAS与读取命令发出到第一笔数据输出的时间  ---...
fmc_flag_clear(FMC_FLAG_END | FMC_FLAG_OPERR | FMC_FLAG_WPERR | FMC_FLAG_PGMERR | FMC_FLAG_PGSERR);
08-22
示例代码中的 `fmc_flag_clear(FMC_FLAG_END | FMC_FLAG_OPERR | FMC_FLAG_WPERR | FMC_FLAG_PGMERR | FMC_FLAG_PGSERR)` 表示清除了 `FMC_FLAG_END`、`FMC_FLAG_OPERR`、`FMC_FLAG_WPERR`、`FMC_FLAG_PGMERR` 和 `...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值