FPGA设计中管脚电平配置及上下拉的问题

在FPGA设计中一般需要对管脚进行电平属性配置，包括LVTTL、LVCOMS等等，具体电压范围可以参考ISE管脚约束设置参数详解.

此外，对于在设计中未使用的管脚一般要进行上拉设置，在Quartus ii 的环境中，在assignment->device->device and pin options中选择unused pins，可以将其设置为As input tri-state with weak pull-up，意将未使用管脚设置为若上拉。

而在ISE环境中，方法稍有不同，右键Generate Programming File->Process Properties ->Configuration Options->Unused IOB Pins 选择Pull Up/Pull Down/Float。

                        
原文链接：https://blog.csdn.net/qq_37960317/article/details/107686544