自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(594)
  • 资源 (3)
  • 收藏
  • 关注

原创 Setting Design Properties

Setting Design Properties

2024-09-17 13:50:03 440

原创 Defining Constraints with ObjectProperties

Defining Constraints with ObjectProperties

2024-09-17 13:48:21 737

原创 Defining Additional PhysicalConstraints

Defining Additional PhysicalConstraints

2024-09-16 21:54:34 554

原创 Adding Placement Constraints

Adding Placement Constraints

2024-09-16 21:53:10 682

原创 vivado 设置物理约束

vivado 设置物理约束

2024-09-09 20:05:02 211

原创 vivado 时间汇总报告

vivado 时间汇总报告

2024-09-09 20:03:16 541

原创 vivado 时钟交互报告

vivado 时钟交互报告

2024-09-07 08:33:48 654

原创 Vivado 约束

Vivado 约束

2024-09-07 08:31:47 319

原创 vivado 添加多循环路径

vivado 添加多循环路径

2024-09-06 20:30:01 451

原创 vivado 使用约束编辑器

vivado 使用约束编辑器

2024-09-06 20:27:41 709

原创 vivado 创建时间约束3

vivado 创建时间约束3

2024-09-05 23:38:15 608

原创 vivado 创建时间约束2

vivado 创建时间约束2

2024-09-05 23:34:52 569

原创 vivado 创建时间约束1

vivado 创建时间约束1

2024-09-04 23:36:56 289

原创 vivado 定义约束设置和文件

vivado 定义约束设置和文件

2024-09-04 23:34:05 410

原创 vivado 定义时间约束

vivado 定义时间约束

2024-09-02 23:59:34 394

原创 VCCAUX_IO

VCCAUX_IO

2024-09-01 20:29:38 793

原创 USER_SLR_ASSIGNMENT

USER_SLR_ASSIGNMENT

2024-09-01 20:28:39 683

原创 USER_SLL_REG

USER_SLL_REG

2024-08-31 21:39:20 649

原创 USER_RAM_AVERAGE_ACTIVITY

USER_RAM_AVERAGE_ACTIVITY

2024-08-31 21:37:29 534

原创 USER_CROSSING_SLR

USER_CROSSING_SLR

2024-08-30 22:18:42 920

原创 USER_CLOCK_ROOT

USER_CLOCK_ROOT

2024-08-30 22:15:52 534

原创 vivado USED_IN

vivado USED_IN

2024-08-29 23:25:12 520

原创 vivado USE_DSP

vivado USE_DSP

2024-08-29 23:24:02 469

原创 UNAVAILABLE_DURING_CALIBRATION

UNAVAILABLE_DURING_CALIBRATION

2024-08-28 21:10:14 323

原创 vivado U_SET

vivado U_SET

2024-08-28 21:08:58 1103

原创 SYNTH_CHECKPOINT_MODE

SYNTH_CHECKPOINT_MODE

2024-08-26 23:34:59 492

原创 SRL_STAGES_TO_REG_OUTPUT

SRL_STAGES_TO_REG_OUTPUT

2024-08-26 23:32:49 323

原创 SRL_STAGES_TO_REG_INPUT

SRL_STAGES_TO_REG_INPUT

2024-08-24 21:56:02 361

原创 SRL_TO_REG

SRL_TO_REG

2024-08-24 21:55:07 244

原创 vivado SLEW

vivado SLEW

2024-08-23 21:27:25 430

原创 SEVERITY

SEVERITY

2024-08-23 21:26:17 223

原创 RPM_GRID

RPM_GRID

2024-08-22 22:35:21 578

原创 vivado RPM

vivado RPM

2024-08-22 22:34:15 534

原创 ROUTE_STATUS

ROUTE_STATUS

2024-08-21 23:50:10 513

原创 RLOC_ORIGIN

RLOC_ORIGIN

2024-08-21 23:48:24 831

原创 vivado RLOCS

RLOCS

2024-08-20 22:26:39 283

原创 vivado RLOC

RLOC

2024-08-20 22:25:27 821

原创 REG_TO_SRL

REG_TO_SRL

2024-08-19 23:05:03 254

原创 REF_PIN_NAME

REF_PIN_NAME

2024-08-19 23:04:17 202

原创 REF_NAME

REF_NAME

2024-08-18 20:20:17 350

LMK04208数据手册

LMK04208数据手册

2024-09-07

LMK04208 控制代码,纯verilog代码

LMK04208 控制代码,纯verilog代码。该代码简单易懂,加入了内外时钟切换功能,具备手动复位功能,寄存器读写功能。经过大量测试工作正常,可靠应用于工程中。verilog实现逻辑简单,通俗易懂,刚入门的也能轻松看懂。且代码具备可更改性。LMK04208为TI的时钟芯片,包含两路PLL。AMD XILINX FPGA 官方开发板ZCU111上,Zynq UltraScale+ RFSoC 的RF data converter (RFdc)用的就是LMK04208作为第一级的时钟芯片。

2024-09-07

FPGA加法器verilog实现

FPGA加法器verilog实现

2024-04-20

FPGA 多路分频器实现

FPGA 多路分频器实现,verilog语言实现,

2024-04-20

FPGA状态机verilog代码

FPGA状态机verilog代码

2024-04-13

直接序列扩频的FPGA实现

直接序列扩频的FPGA实现,基于altera 的FPGA,基于quartus开发软件实现

2024-04-05

成型滤波器的系数的生成MATLAB实现

成型滤波器的系数的生成MATLAB实现,应用于FPGA开发,生成的系数应用与滤波器的IP核使用

2024-04-05

PN码同步的FPGA实现

PN码同步的FPGA实现,verilog语言实现,基于altera FPGA,开发软件为quartus

2024-04-04

PN码捕获的MATLAB实现

PN码捕获的MATLAB实现

2024-04-03

PN代码生成及mif文件生成

PN代码生成及mif文件生成,MATLAB实现,基于altera FPGA实现,quartus开发软件,作为rom核的存储文件mif文件

2024-04-03

DSSP直接序列扩频的FPGA实现

DSSP直接序列扩频的FPGA实现,verilog语言实现,基于altera FPGA实现

2024-04-02

PN码产生的MATLAB实现

PN码产生的MATLAB实现

2024-04-02

gardner环的FPGA实现

gardner环的FPGA实现,verilog语言实现,基于altera FPGA实现,quartus开发软件实现

2024-03-30

gardner环的MATLAB实现2

gardner环的MATLAB实现

2024-03-29

gardner环的MATLAB实现1

gardner环的MATLAB实现

2024-03-29

QamCarrierPolar verilog

QamCarrierPolar verilog,FPGA,quartus

2024-03-28

QamCarrierDD verilog

QamCarrierDD verilog ,基于quartus

2024-03-28

锁相环环路滤波器极点图MATLAB实现

锁相环环路滤波器极点图MATLAB实现

2024-03-27

锁相环环路滤波器零点图MATLAB实现

锁相环环路滤波器零点图MATLAB实现

2024-03-27

QAM调制的FPGA实现

QAM调制的FPGA实现,verilog语言

2024-03-25

QAM调制的MATLAB仿真实现

QAM调制的MATLAB仿真实现

2024-03-24

Fpga PiQpsk Modem

Fpga PiQpsk Modem

2024-03-24

π/4 QPSK调制的FPGA实现

π/4 QPSK调制的FPGA实现,verilog,基于altera FPGA实现。

2024-03-23

π/4 QPSK调制的MATLAB实现

π/4 QPSK调制的MATLAB实现

2024-03-23

DQPSK解调的FPGA实现

DQPSK解调的FPGA实现

2024-03-22

极化科斯塔斯锁相环的FPGA实现

极化科斯塔斯锁相环的FPGA实现,PolarCostas

2024-03-20

DQPSK的FPGA实现

DQPSK的FPGA实现,verilog,基于altera FPGA,quartus实现

2024-03-20

XQVR300的Altium designer 原理图封装

XQVR300的Altium designer 原理图封装

2024-03-19

MSK解调的FPGA实现

MSK解调的FPGA实现,verilog语言实现,基于altera FPGA实现。

2024-03-17

MSK调制的FPGA实现

MSK调制的FPGA实现,verilog实现,基于altera FPGA实现。

2024-03-16

MSK调制的MATLAB实现

MSK调制的MATLAB实现

2024-03-16

QPSK调制传输的FPGA实现

QPSK调制传输的FPGA实现,verilog实现,基于altera FPGA

2024-03-13

DQPSK调制的MATLAB实现

DQPSK调制的MATLAB实现

2024-03-13

科斯塔斯锁相环的FPGA实现

科斯塔斯锁相环的FPGA实现

2024-03-11

DPSK调制的MATLAB的实现

DPSK调制的MATLAB的实现

2024-03-11

基于Altium designer FBG225封装

基于Altium designer F的BG225封装,PCB封装

2024-03-10

FSK解调的FPGA实现

FSK解调的FPGA实现,verilog实现,基于altera FPGA

2024-03-09

FSK解调的MATLAB实现

FSK解调的MATLAB实现

2024-03-09

FSK调制的FPGA实现

FSK调制的FPGA实现,verilog实现,基于alter FPGA,quartus开发软件

2024-03-07

FSK调制的MATLAB实现

FSK调制的MATLAB实现

2024-03-07

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除