FPGA时序违例

已于 2023-10-16 20:20:36 修改
阅读量959 收藏 9
点赞数 7
文章标签： fpga开发
于 2023-10-14 17:05:14 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cckkppll/article/details/133827159
版权

本文基于vivado进行说明。

1、在进行FPGA设计过程中，一旦工作时钟较高，FPGA资源使用率较高的情况下，时序违例就不可避免。例如工作时钟200MHz，假设FPGA资源使用率不到一半，那么可以使用资源换速度，但是占用再多的资源后，资源换速度就行不通了。

2、时序违例大概有三种，见下图

（1）intre-clock是同一个时钟下的违例

（2）inter-clock是跨时钟违例

（3）async clock是异步时钟违例

3、时序违例解决办法

时序违例一般是通过约束解决，即XDC。

时钟信号一般都要进行约束。约束方法如下：

create_clock -period 10 [get_ports sysclk]---约束主时钟

create_generated_clock -name  -source [get_pins CLKIN] - multiply_by 4 \
-divide_by 3 [get_pins CLKOUT]---约束主时钟生成的时钟
set_input_delay -clock sysClk 2 [get_ports DIN]
set_output_delay -clock sysClk 1 [get_ports DOUT]
set_multicycle_path <path_multiplier> [-setup|-hold] [-start|-end]
[-from <startpoints>] [-to <endpoints>] [-through <pins|cells|nets>]
set_false_path -from [get_port xx] -to [all_registers]
set_clock_groups -group CLKA -group CLKB
set_max_delay <delay> [-datapath_only] [-from <node_list>]
[-to <node_list>] [-through <node_list>]
set_min_delay <delay> [-from <node_list>]
[-to <node_list>] [-through <node_list>]
通过以上约束时序问题都能得到解决。具体可以参考官方UG903、906。
cckkppll
关注
  • 7
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
（77）FPGA时序违例及解决办法-面试必问（一）（第16天）
m0_46498597的博客
01-07 1847
（77）FPGA时序违例及解决办法-面试必问（一）（第15天） 1 文章目录 1）文章目录 2）FPGA初级课程介绍 3）FPGA初级课程架构 4）FPGA时序违例及解决办法-面试必问（一）（第15天） 5）技术交流 6）参考资料 2 FPGA初级课程介绍 1）FPGA初级就业课程共100篇文章，目的是为了让想学FPGA的小伙伴快速入门。 2）FPGA初级就业课程包括FPGA简介、Verilog HDL基本语法、Verilog HDL 入门实例、FPGA入门实例、Xilinx FPGA
（150）FPGA时序违例超详细总结
m0_46498597的博客
05-16 1303
（150）FPGA时序违例超详细总结 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）FPGA时序违例超详细总结 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）什么是时序收敛？ 一个好的FPGA设计一
FPGA开发实例之时序违规1
Leo_9824的博客
06-17 1381
1、说明 \qquad在用fpga做信号处理的时候用到了开根号运算，我直接调用ip核完成的。编译完成后出现了ip核路径时序违规，以下是解决方法。 2、ip核时序违规 如图所示 \qquad打开第一个违规路径查看详细信息，可以看到信号路径都是CARRY和LUT，即信号路径中包含了很多组合逻辑。 \qquad查看ip核发现，此ip是使用logic单元生成的，并且latency参数设置成了3，它为了保证运算速度所以用了大量的组合逻辑。组合逻辑很多时会导致信号延迟较高，所以产生了时序违规。 我尝试着将lat
时序违例在FPGA开发流程的分析及解决，结合实际工程
aaa23d1的博客
03-25 4632
本文介绍了VIVADO各个阶段所要注意的影响时序的因素，并根据时序报告的几个重要参数给出相应解决方法。
FPGA时序优化及约束
09-20
随着FPGA的应用越来越广，FPGA的开发难度和时间对于项目的影响也越来重要，尤其是时序违例给项目的稳定度带来的影响更大。该文档主要针对FPGA设计中的时序违例进行分析并进行优化和约束，希望对大家的学习有所帮助。
【博客大赛】时序违规的常见原因及解决办法分享
08-05
上一篇博文中谈到，这一节中将谈论添加约束后进行综合，如果出现时序违规，会是哪类情况以及该如何去解决。
FPGA时序约束培训资料
11-22
通过静态时序分析，设计者可以预测电路在不同工作条件下的行为，包括最大和最小延迟路径，以及是否存在可能导致时序违例的问题。这种分析有助于在设计阶段发现潜在问题，而非在硬件实现后才进行调试。 3. **异步...
FPGA时序约束培训PPT
03-15
这包括设置最大延迟（setup）和最小延迟（hold）要求，确保数据在正确的时间到达正确的地点，以避免出现时序违例。时序约束通常通过硬件描述语言（如Verilog或VHDL）中的特殊注解或者专门的约束文件（如Xilinx的UCF...
fpga时序分析解答
08-26
对于高速设计，路径延迟的微小差异也可能导致时序违例，因此需要对所有关键路径进行详尽分析。 为了进行有效的时序分析，开发者需要掌握以下知识点： 1. **时序报告**：通过工具生成的时序报告能显示所有路径的...
【数字IC/FPGA】时序约束--时序例外
qq_40268672的博客
04-15 1821
多周期路径 之前的时钟周期约束，我们都是按照一个周期来进行时序检查，也就是数据的发起沿和捕获沿差一个周期，如下图所示： 默认情况下,保持时间的检查是以建立时间的检查为前提,即总是在建立时间的前一个时钟周期确定保持时间检查。如上图所示，数据在时刻1的边沿被发起，建立时间的检查是在时刻2进行，而保持时间的检查是在时刻1，因此保持时间的检查是在建立时间检查的前一个时钟沿。   但在实际的工程中，经常会碰到数据被发起后，由于路径过长或者逻辑延迟过长要经过多个时钟周期才能到达捕获寄存器。又或者在数据发起的几个周期后
（55）FPGA时序违例的根本原因？
m0_46498597的博客
03-31 541
1.1FPGA时序违例的根本原因？ 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA时序违例的根本原因？ 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集.
时序违例的解决方法
qq_40268672的博客
05-26 5696
时序违例可以分为两种情况，分别为建立时间违例和保持时间违例 建立时间违例 降低频率 时钟频率定的太高，导致Tcycle太小，使得不满足建立时间要求。当然最简单的就是降低时钟频率，但是一般一个电路架构定下来的时候为了满足速度与吞吐率的要求，频率一般不允许有太大的改动。 提升工艺 那就是工艺定的实在不合适，基本cell延时很大，可以换更先进的工艺。 上面两种可能性在实际真正的项目里面发生的可能不大，因为一般项目实际编码之前，架构师对工艺与频率都是评估过的。 实际让我们工程师去解决的问题就是由于两级寄存器之间的组
基于FPGA的LDPC编译码算法设计基础知识
starmier的博客
07-09 693
放大器可以根据其构造和使用的器件分为几种基本类型，每种类型的放大器都有其特定的电路图和工作原理。晶体管与运算放大器：晶体管放大器通常用于单级放大，而运算放大器通常用于集成电路中，提供高增益和可配置的放大解决方案。晶体管与管子放大器：晶体管放大器体积小，效率高，成本低，而管子放大器则因其特有的音质特性（如温暖的音色）而在某些音频爱好者中依然受到青睐，但体积大，效率低，成本高。以上是放大电路的一些基本类型和它们的工作原理，不同类型的放大器适用于不同的应用领域，设计时选择合适的放大器类型对于电路的性能至关重要。
STM32 系统时钟初始化函数和延时函数
weixin_49155137的博客
07-09 458
如果我们需要得到精确的定时，那么我们可以使用STM32中的定时器(时钟9M，1微秒减9)，例如，SysTick 定时器。SysTick是一个24位的递减计数器，它放在NVIC中，主要目的是为了给操作系统提供一个硬件上的中断(滴答中断)。计数到0 时，SvsTick计数器自动重装初值并继续计数，同时内部的COUNTFLAG标志会置位，触发中断(假如中断使能情况下)。如果我们的程序不使用操作系统，那么SysTick定时器可以用来产生精确的定时。否则超出了LOAD 的范围，高位会被舍去，导致延时不准。
Xilinx FPGA:vivado关于fifo的一些零碎知识
loveyousosad的博客
07-06 445
tips：RAM和FIFO的主要区别是在于地址，RAM之所以被称为随机存储器就在于我们可以随时用RAM的地址去存储一些东西，ROM也是随时可以从地址中去读取一些数据，但是FIFO（first in first out）是没有地址线的。（2）build in FIFO ：内嵌FIFO，使用专用的控制信号线（如满信号、空信号等）+BRAM资源生成FIFO，可以理解为一种内部集成的FIFO。（1）shift register FIFO : 移位寄存器FIFO，这种很少用，因为FPGA内部的移位寄存器资源很少。
25.无源蜂鸣器驱动设计
最新发布
2301_80417284的博客
07-09 331
无源蜂鸣器驱动设计
Zynq7000系列FPGA中DMA引擎编程指南
u011565038的博客
07-02 837
DMA引擎的编程指南通常涉及一系列步骤和API调用，以确保数据在内存之间的高效传输，而无需CPU的直接干预。
NI SCXI-1001 模块处理器控制器
v18120742318的博客
07-05 227
NI SCXI-1001
18.按键消抖模块设计（使用状态机，独热码编码）
2301_80417284的博客
07-04 603
按键消抖模块设计（使用状态机，独热码编码）
vivado 解决时序违例
09-05
对于 Vivado 中的时序违例问题，有几个常见的解决方法可以尝试： 1. 优化时序：通过调整逻辑设计、时钟分频、内部缓存插入等方法来改善时序。可以尝试重新评估设计约束，调整综合和实现策略，以及使用高级优化选项。 2. 插入时序约束：确保所有信号都有正确的时序约束。时序约束定义了信号的时序要求和关系，帮助综合工具和布局工具更好地优化时序。可以使用 SDC (Synopsys Design Constraints) 文件来插入时序约束。 3. 时钟域划分：如果设计中存在多个时钟域，可以考虑划分时钟域并使用异步 FIFO 等器件来进行时钟域间的数据传输。 4. 添加缓冲器：在信号路径上添加适当的缓冲器来改善时序。缓冲器可以增加延迟，从而减小路径的时序违例。 5. 重新布局：如果时序违例主要是由于布局问题导致的，可以尝试重新布局电路以改善信号路径的时序。可以通过调整布局约束、分组相关逻辑等方法来进行重新布局。 6. 优化资源利用率：通过合理利用 FPGA 的资源，避免过度使用资源，从而改善时序。可以考虑对逻辑进行优化、减少逻辑深度等方法来降低时序违例。 以上是一些常见的解决方法，具体的解决方案需要根据实际情况和设计需求进行调整和优化。在解决时序违例问题时，通常需要进行多次迭代和优化，以达到设计的时序要求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

cckkppll

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值