vi/vim常用:移动block到m行 在verilog中有时可能要把所有wire/reg定义放到行首 //将从行首起,匹配正则表达式的第n行移动到第100+n-1行 :g%^\s*reg\s*%m 100 :g%^\s*wire\s*%m 100 %...%之间的表示正则表达式,\s* 表示匹配0~x个空格, ^表示从行首开始