AT32UC3C之power manager（PM）

1、CPU、HSB和PBx的时钟可以独立（除HSB）的在运行过程中改变；

2、CPU和HSB的时钟频率是一致的，因为HSBSEL寄存器是只读并且当CPUSEL发生变化时强制改变成和CPUSEL一样的值；

3、PBx的时钟可以更具需求设置，但是必须满足CPU频率必须大于等于PBx的频率；

4、当某一模块连接到HSB总线上时其PBx的频率必须等于CPU的频率；

5、运行中对时钟进行重新配置存在一个较短的延时，在还没有设置好（芯片内部）是SR.CKRDY=0，会产生系统不稳定现象，当SR.CKRDY=1时已经配置好了，在SR.CKRDY=0的时候不能再次对时钟进行重新配置；

6、在使用某个中断时必须要使能其中断（IER）、设置屏蔽（IMR）；

7、要清除中断状态寄存器（ISR）时是向中断清除寄存器（ICR）的相应位写1.

8、时钟源有RCSYS(115KHz)、OSC0(0.4MHz-20MHz)、OSC1(0.4MHz-20MHz)、PLL0、PLL1、RC8M和RC120M

 

编程操作时一般如下：

首先创建一个conf_clock.h文件：

#ifndef CONF_CLOCK_H_INCLUDED
#define CONF_CLOCK_H_INCLUDED

//#define CONFIG_SYSCLK_INIT_CPUMASK  (1 << SYSCLK_SYSTIMER)
//#define CONFIG_SYSCLK_INIT_PBAMASK  (1 << SYSCLK_USART0)
//#define CONFIG_SYSCLK_INIT_PBBMASK  (1 << SYSCLK_HMATRIX)
//#define CONFIG_SYSCLK_INIT_HSBMASK  (1 << SYSCLK_MDMA_HSB)

//#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_RCSYS
//#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_OSC0
//#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_OSC1
#define CONFIG_SYSCLK_SOURCE          SYSCLK_SRC_PLL0
//#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_PLL1
//#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_RC8M

/* Fbus = Fsys / (2 ^ BUS_div) */
#define CONFIG_SYSCLK_CPU_DIV         0
#define CONFIG_SYSCLK_PBA_DIV         0
#define CONFIG_SYSCLK_PBB_DIV         0
#define CONFIG_SYSCLK_PBC_DIV         0

//#define CONFIG_USBCLK_SOURCE        USBCLK_SRC_OSC0
//#define CONFIG_USBCLK_SOURCE        USBCLK_SRC_OSC1
#define   CONFIG_USBCLK_SOURCE        USBCLK_SRC_PLL0
//#define CONFIG_USBCLK_SOURCE        USBCLK_SRC_PLL1

/* Fusb = Fsys / USB_div */
#define CONFIG_USBCLK_DIV             1

//#define CONFIG_PLL0_SOURCE          PLL_SRC_OSC0
//#define CONFIG_PLL0_SOURCE          PLL_SRC_OSC1
#define CONFIG_PLL0_SOURCE          PLL_SRC_RC8M

/* Fpll0 = (Fclk * PLL_mul) / PLL_div */
#define CONFIG_PLL0_MUL               (48000000UL/OSC_RC8M_NOMINAL_HZ) // BOARD_OSC0_HZ)USB frequent=48000000Hz
#define CONFIG_PLL0_DIV               1

//#define CONFIG_PLL1_SOURCE          PLL_SRC_OSC0
//#define CONFIG_PLL1_SOURCE          PLL_SRC_OSC1
//#define CONFIG_PLL1_SOURCE          PLL_SRC_RC8M

/* Fpll1 = (Fclk * PLL_mul) / PLL_div */
#define CONFIG_PLL1_MUL               (48000000UL / BOARD_OSC0_HZ)
#define CONFIG_PLL1_DIV               1

#endif /* CONF_CLOCK_H_INCLUDED */

 

        然后在主函数中调用sysclk_init()就可以了。

        以上部分只是时钟配置使用的最基本操作。

 

 

说明：一切皆以相应的文档为准，在转载时请注明“转自http://blog.csdn.net/if_you_will__you_can”