AT32UC3C之system clock interface（SCIF）

1、在使用晶振时相应的管脚有SCIF直接控制，不管GPIO做配置没有；

2、在复位后外部晶振（OSC0、OSC1）和内部32KHz被禁止；

3、外部晶振（OSC0、OSC1）在启动时间内不能输出；

4、32KHz晶振是不受sleep controller 控制的，只要被使能了就可以运行；

5、PLLs的时钟源可以是OSC0、OSC1和RC8M；

6、fGCLK = fSRC/(2*(DIV+1));

7、RCSYS有三个周期的启动时间。

说明：一切皆以相应的文档为准，在转载时请注明“转自http://blog.csdn.net/if_you_will__you_can”