- 博客(7)
- 资源 (14)
- 收藏
- 关注
转载 牛人的博客(图像处理,机器视觉,机器学习等)
1、小魏的修行路 http://blog.csdn.net/xiaowei_cqu 2、晨宇思远(邹宇华 北京航空航天大学) http://blog.csdn.net/chenyusiyuan 3、Rachel Zhang(张睿卿)的博客 http://blog.csdn.net/abcjennifer 4、zouxy09(邹晓艺) 华南理工大学 http://
2017-10-24 15:40:18 509 1
转载 ModelSim创建VCD文件手册
教你Modelsim创建VCD文件 2008年07月02日 星期三 14:39 Verilog提供一系列系统任务用于记录信号值变化保存到标准的VCD(Value Change Dump)格式数据库中。大多数波形显示工具支持VCD格式。 系统任务 功能$dumpfile("file. dump"); 打开一个VCD数据库用于记录 $dumpvars(); 选择要记录的信号 $du
2017-10-24 09:41:41 838
转载 Modelsim打开、生成VCD文件
很多时候,需要把VCS仿真的波形导入到Modelsim中进行观察,这个时候无法直接查看,因为Modelsim只支持.wlf波形文件,所以需要做格式转换。 VCS仿真后的波形可保存为VCD(value change dump:值变转储)文件,是ASCII格式,该文件包含设计中指定变量的取值变化信息。包括文件头信息、节点变化、取值变化。那么如何用Modelsim来打开该文件呢?用Mod
2017-10-23 17:36:58 2484 2
转载 虹膜识别源代码下载,分别基于MATLAB、C++、OpenCV
1.Libor Masek的MATLAB虹膜识别论文和源代码下载,2003年http://www.peterkovesi.com/studentprojects/libor/index.html这个代码很旧了,网上流传也最广,用来入门不错,可以参考作者的论文清晰的看到整个虹膜识别算法的脉络。而且是用MATLAB写成,在语法上相比C++简洁很多,更加便于理解。当然,前提是,你要很熟悉MA
2017-10-17 22:07:22 1153
原创 verilog里同一个寄存器问什么不能在不同的always里分别操作?
为什么不让多个always里对同一个变量赋值呢,是如果允许会引起矛盾吗?先明白Verilog 是HDL ~verilog是一门硬件描述语言,请把它和软件编程语言区分开;写的代码不是逻辑,是电路。在遇到问题时,请从电路角度开始思考~always 语块是并行执行。简单想想: 它们Always哥几个一起同时去喂同一个女神吃东西,她吃什么?如何同时吃?如何都照顾
2017-10-17 16:23:19 5695 1
转载 xilinx和altera 资源对比
xilinx和altera 资源对比: 要比较Xilinx和Altera的FPGA,就要清楚两个大厂FPGA的结构,由于各自利益,两家的FPGA结构各不相同,参数也各不相同,但可以统一到LUT(Look-Up-Table)查找表上。LUT是FPGA(Field programmable Gate Array)的核心。仅就逻辑资源资源对比:LUT(分布式RAM)、FF(fli
2017-10-02 14:06:28 10130
转载 如何评估FPGA所需资源
作者:吴忠祥链接:https://www.zhihu.com/question/28949776/answer/42880106来源:知乎著作权归作者所有。商业转载请联系作者获得授权,非商业转载请注明出处。1、虽然话不好听,但道理是这么个道理,没有任何经验就想做资源评估,把FPGA想的太简单了。这种情况下即便真的评估出来了,也未必就是FPGA水平强。2、经验不足的情况下更常用的做法
2017-10-02 13:30:29 4000
Win10 VC++运行库集合.txt
2019-07-08
ORCAD10.3绿色面安装版本,用于打开AD转换过来的原理图
2019-05-14
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人