xilinx 7系列FPGA的配置接口

参考文档: UG470

一、配置接口分类

简述:CCLK时钟在master模式下为input,在slave模式下为output。根据配置管脚M2 M1 M0的高低电平状态,决定配置模式。

 

二、配置bank的电压选择

配置bank有3个,bank0,bank14和bank15 。通过pin脚CFGBVS配置bank区间的电平,CFGBVS脚设置为VCCO_0或者GND,当CFGBVS为高,则bank0的JTAG和bank14、bank15在配置阶段为3.3V或者2.5V,如果CFGBVS为低电平,则bank0、bank14和bank15的配置电平为1.8V或者1.5V。

s7,A7,K7

V7 T、XT

V7 HT

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值