DDR读写流程与参数

已于 2024-05-04 20:16:55 修改
阅读量943 收藏 8
点赞数 5
分类专栏： DDR 文章标签： fpga开发
于 2024-04-22 09:00:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/clj609/article/details/138043449
版权

DDR读写流程

DDR完成上电初始化后，将数据写入DDR要经过如下过程：ACT->WR->PRE

​ 1、运行ACTIVATE命令 打开DDR指定bank和group中的一行（row）

​ 2、运行WRITE 命令，将数据写入DDR

​ 3、PRECHARGE 命令关闭打开的row

将数据从DDR读出要经过如下过程：ACT->RD->PRE

​ 1、运行ACTIVATE命令 打开DDR指定bank和group中的一行（row）

​ 2、运行READ命令，从DDR中读取数据

​ 3、PRECHARGE 命令关闭打开的row

在运行读写指令过程中要定时对DDR进行刷新REFRESH。

DDR中指令与参数

ACT

ACTIVATE命令用来激活DDR特定bank中的行，为后续读写操作做好准备。ACT命令中BG和BA可以设置，通过地址A[17:0]选择特定bank中的行。在未发送PRE命令前激活的行一直保持激活状态。

tRRD

连续发送两个ACT命令之间要有一定时间间隔。不同的bank group间隔为tRRD_S，相同的bank group间隔为tRRD_L。

在这里插入图片描述

tFAW

连续发送五个ACT命令，第五个命令厚道tFAW间隔限制。

在这里插入图片描述

WR

tCCD_S与tCCD_L

突发写之间间隔，不同bank group是tCCD_S，相同bank和group间隔是tCCD_L。

在这里插入图片描述

tRCD

ACT与WR或RD之间间隔，运行ACT命令后，要经过tRCD时间后才能尽心给写或读操作。

RD

tCCD_S与tCCD_L

突发读之间间隔，不同bank group是tCCD_S，相同bank和group间隔是tCCD_L。

在这里插入图片描述

PRE

PRECHARGE命令用来关闭在特定bank中打开的行，或者关闭所有bank中打开的行。发送PRE命令后，经过tRP时间后，才能再进行激活操作。读写命令中使用自动预充电命令属于例外情况。

REF

DDR要求按照特定的周期运行REFRESH命令。再运行REFRESH命令前，要保证DDR中所有bank都完成预充电，并且经过tRP时间后才能进行刷新。

完成REFRESH命令后，DDR所有bank处于空闲状态，要间隔tRFC时间后，才能运行其他命令（除DES）。

DDR需要每隔tREFI时间间隔，就要发出一次REFRESH命令。

当DDR运行再x1模式是，可以最大发出8个REFRESH命令，DDR发送REFRESH命令间隔为9xtREFI。

tREFI与tRFC

在这里插入图片描述

硬码农二毛哥
关注
专栏目录
（五）DDR协议命令波形时序二——（Precharge、Refresh、Self Refresh、Power Down）
Mr.翟的博客
04-09 5947
文章目录一、Precharge命令时序要求二、Refresh命令时序要求2.1、Refresh波形2.2、Postponing Refresh三、Self Refresh命令时序要求 一、Precharge命令时序要求   Precharge命令的执行依靠地址A10来控制，分为两类普通命令型Precharge和Auto Precharge。当A10为低时，需要通过Command真值表配置相应信号发出Precharge操作；当A10为高时，Auto precharge命令会由内部颗粒自动发出，不需要进行Com
【ZYNQ-7000开发之六】使用PS控制DDR3的读写
RZJMPB的博客
12-25 1万+
本编文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是学习的过程吧。本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本：Vivado 2015.2 Xilinx SDK
DDR基础之Write_leveling简介
juxianliyu的专栏
11-24 9400
1）为了更好的提高信号完整性，DDR3存储模块采用了fly-by的拓扑结构。该拓扑应用于地址、控制、时钟线。Fly-by拓扑能有效减少stub的长度，但是较长的走线带来了CK-CK#与DQS-DQS#间的时延（由于CK-CK#的飞行时间，其到达每个DDR3颗粒的时间不同，而DQS-DQS#通常为点到点拓扑）。 2）Fly-by拓扑简介： 我们已经分析过，fly-by
DDR协议基础进阶（四）DDR协议命令波形时序一——（ACT、Read、Write）
ppqppl的博客
08-19 1180
1. AL = 0时场景，易导致总线上的DQ数据输出时，产生气泡Bubble，打断数据传输的连续性，降低数据传输效率；也可能会推迟总线上DQ数据的发出时间导致，Latency增加，降低传输效率。参考：https://blog.csdn.net/Rspate/article/details/107859785。： RAS to CAS Delay，RAS至CAS延迟；亦即从ACT到RD/WR命令之间的时间间隔；参考：https://www.sohu.com/a/163865810_781333。
ddr3的读写操作
11-15
改工程是由vivado完成的，里面包含读写的测试以及详细的文档说明。
DDR读写
weixin_49850684的博客
02-21 1338
在初始化过程中，模式寄存器通过模式寄存器设置(MRS)命令进行编程，并保留存储的信息(MR0[8]除外，即自清除)，直到重新编程，重置#下降，设备断电。功能与DQS相同，只是当两种不同的DIMM混合应用在同一个系统时，DQS的负载就会不同，这样会造成信号完整性问题，TDQS就是为了解决这个问题的。BL：Burst Lengths,突发长度，突发是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元（列）的数量就是突发长度(SDRAM)，在DDR SDRAM中指连续传输的周期数；
DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）
热门推荐
嵌入空间
01-16 3万+
首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。    DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格
DDR系列之三：DDR读写过程
最新发布
qq_44143897的博客
10-17 1056
本文以DDR5为例，详细介绍了DDR内部读写数据的过程，除此之外还介绍了计算机内部DDR是如何工作的，以及DDR的刷新机制，最后对该文进行补充说明。
DDR3 DDR4 DDR5参数详细解释,手把手教你学习流程，反复复习
06-20
### DDR5内存关键技术参数与工作流程详解 #### 一、DDR5内存的工作流程与关键参数解析 ##### 1. 发送地址和命令 - **CPU发送地址和命令**：CPU在需要访问LPDDR5内存中的数据时，首先通过内存控制器向内存发送一个...
ZYNQ 7020实现axi4_ddr读写驱动（SDK驱动）.zip
03-21
在“ZYNQ 7020实现axi4_ddr读写驱动（SDK驱动）”项目中，开发者可能经历了以下步骤： 1. **硬件设计**：首先，需要在Xilinx Vivado中完成ZYNQ 7020的硬件设计，包括配置AXI4-DDR控制器，使其与外部DDR内存接口相连...
基于Xilinx FPGA的AXI接口多通道DDR4读写控制模块l逻辑Vivado2018.2 工程源码.zip
04-04
本项目主要探讨的是基于Xilinx FPGA的AXI（Advanced eXtensible Interface）接口多通道DDR4（Double Data Rate Fourth Generation SDRAM）读写控制模块的设计与实现，使用的开发工具为Vivado 2018.2。 AXI接口是ARM...
DDR工作流程简介PPT课件.pptx
10-06
DDR工作流程简介PPT课件.pptx
DDR SDRAM的写操作
11-14
DDR SDRAM的写操作如图所示。仍然是与同步DRAM相同，瞪着ACT指令的发出而发出WRITE指令。但DDR－SDRAM数据不是与WRITE指令同时发出的，而是在一个时钟后赋予数据，这是与同步DRAM的不同之处。 　　图 DDR－SRAM的写操作 　　另外，DDR－SDRAM锁存数据的时序不是利用CLK，而是利用DQS信号。在DRAM控制器端确定数据后等待若干个延迟时间，选通DQS。而DDR SDRAM端则在该变化沿处锁存数据。 　　进行读操作时，DDR SDRAM输出的DQS具有与数据同步的状态信号；而进行写操作时DQS却成为选通信号，这是两者最大的不同。 　　进行读／写操作时的
DDR 初始化 流程
07-08
DDR 初始化 流程 标准流程 状态机形势
小梅哥DDR2简明教程V1.1.pdf
11-27
为了实现 DDR 接口， Intel（原 Altera） Cyclone IV E FPGA 的部分管脚支持双数据速 率传输。在 Quartus II 软件中，我们可以通过调用 altddio IP 核来使用双数据速率 IO。 双数据速率 IO 包括 altddio_bidir（双向双速率 IO）、 altddio_in（输入型双速率 IO）、 altddio_out（输出型双速率 IO）。通过调用双速率数据 IO，就能够实现双数据速率传输了， 以下通过仿真的方式来体验 altddio_bidir 的使用方法。
FPGA MPSoC_XCZU2CG驱动DDR4读写数据（Vivado Design Suite和Verilog HDL实现）
04-25
在本项目中，我们主要探讨如何使用FPGA（Field Programmable Gate Array）MPSoC（Multi-Processor System on Chip）系列中的XCZU2CG、XCZU2EG和XCZU4EV来驱动DDR4内存进行读写操作。这个过程涉及到硬件描述语言...
ddr2.rar_DSP DDR_DSP配置DDR2流程_ddr2
09-14
DDR2是一种双倍数据速率同步动态随机访问存储器（Double Data Rate Synchronous Dynamic Random Access Memory），它是DDR内存的第二代产品。在TI公司的TMS320C6455 DSP（数字信号处理器）上配置DDR2内存是实现高效...
DDR读写简介及相关
坚持
12-30 1万+
DDR总线的体系结构如下：                       其中DQS是源同步时钟，在接收端使用DQS来读出相应的数据DQ，上升沿和下降沿都有效。DDR1总线，DQS是单端信号，而DDR2&3, DQS则是差分信号。DQS和DQ都是三态信号，在PCB走线上双向传输。CK是地址/命令时钟，是单向信号。 DDR总线读写时序如下：              
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬码农二毛哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值