sdram布线及建立时间，保持时间的问题

SDRAM,133MHz的应该没有什么大关系的，不过还是要做一下的。
差分时钟控制在+-50mil以下，严格的差分走线；
控制信以及地址线要和时钟线等长，线长不超过+-100mil.
至于数据线，没有必要和时钟线，地址线以及控制线等长。每８个bit也就是一个Byte及其对应的DQS，DQM为一组。
以３２位DDR2为例：
其实一共可以分为五个组来控制走线长度：
第一组：时钟以及控制线，地址线，所有的走线等长，误差在+-100mil之间，时钟要求更高，该组走线长度不宜短于数据线长度。
第二组：Byte0（D0-D7）以及DQS0,DQM0为一组，要求等长，误差在+-100mil之间，可适当放宽。
第三组：Byte1 (D8-D15）以及DQS1,DQM1为一组，要求等长，误差在+-100mil之间，可适当放宽。_
第四组：Byte2（D16-D23）以及DQS2,DQM2为一组，要求等长，误差在+-100mil之间，可适当放宽。

第五组：Byte3（D24-D32）以及DQS3,DQM3为一组，要求等长，误差在+-100mil之间，可适当放宽

如果用Allegro来做的话，可以很方便的利用Net,Xnet等办法来设置等长。

================================================================================================

建立时间和保持时间和亚稳态之类一直都是概念类题的经典！

题目：时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。

Tffpd：触发器输出的响应时间，也可以理解为触发器输出在clk上升沿到来后的时间内发生变化, 之后稳定，也可以理解输出延迟。
Tcomb: 触发器输出的变化经过组合逻辑元件所需的附加时间，也就是题目中的组合逻辑延迟
tsetup:建立时间
thold:保持时间
tclk: 时钟周期
建立时间容限：这里用容限的概念是为了数学推导方便，时间容限仅仅是一个概念，在这里我们对建立时间容限的要求是大于0，当然有的地方可能就是小于0了。
同样保持时间容限也是需要大于0的。
从图中，我们可以很清楚的看出，建立时间容限=tclk-tffpd(max)-tcomb(max)-tsetup
这里应该理解到，tffpd和tcomb都是要考虑最大值的那么根据建立时间容限>=0
推导出tsetup<=tclk-tffpd(max)-tcomb(max)
这里，我们是不是很清楚了理解了建立时间的要求是<=T-T2MAX，因为题目中没有考虑
tffpd。
同理，保持时间容限tffpd(min)+tcomb(min)-thold，这里是要取最小值，那么根据保持时间容限>=0推导出thold<=tffpd(min)+tcomb(min)
因为题目中没有考虑tffpd,而tcomb就是t2min,所以thold<=t2min。取最小值的原因就是在延时最小的情况下都应该满足保持时间。否则触发器输入无效。
在这里我们应该发现，从数学上看，虽然既有max又有min,但是thold,和tsetup都是小于最小值，因为tsetup<t-t2max，注意t2max前的负号！这就很符合物理上的思想，对与触发器来说，我们希望它越快越好！也就是建立保持时间越短越好！越不容易进入亚稳态！