1 、复位信号进触发器D端(复位信号有组合逻辑)
2 、所有寄存器是否全是同步复位或异步复位
3 、module所有信号都注明了 i_ 、o_ 等前缀
4 、时钟和复位信号命名是否以_clk 、_rstn后缀结束
5 、module的输出输入需加寄存器
6 、寄存器是否都有复位
7 、复位信号进触发器D端(复位信号打拍)
8 、时钟信号进触发器D端(时钟信号打拍)
9 、多驱动,无驱动,驱动位宽不匹配
10、组合逻辑latch(if没有else)
11、Case语句条件不全(case没有default)
12、组合和时序逻辑的if/else if 条件级数
13、数组、memory访问index不能越界
14、检查注释行数、总行数、注释率
15、生成代码结构层级树
16、状态机非三段式