FPGA再入门——SPI IP核调用

型号：XC7K325TFFG900+AD9235-1

软件：Vivado 2019.2及其对应的Vitis

按照上篇博客中提到的block design的方法，新增SPI IP核，需要注意的是不能使能STARTUP原语（如下图所示），否则SCLK不是从IO出而是从CCLK出。

标准模式下，IO0和IO1引脚是单向的，分别对应着MOSI和MISO；ext_spi_clk可以保持与axi_aclk/axi4_aclk一致，而且ext_spi_clk用于产生SCLK，两者之间的关系如下：

ext_spi_clk = SCLK×Frequency Ratio

其中ext_spi_clk的最大值如下表所示： 

 Vitis中的C程序是从同事处拷贝的，SPI均已写好，对我调试来说难度不大。但还是卡住了好久，因为AD9235-1的软件导出的寄存器值不对，重新启动AD9235-1的软件，重新完成配置再导出，只有一个有问题，某个PLL寄存器全部power down了。

SPI写函数功能说明：

#define XSpi_WriteReg(BaseAddress, RegOffset, RegisterValue) \
	XSpi_Out32((BaseAddress) + (RegOffset), (RegisterValue))

BaseAddress为SPI核的基地址，RegOffset为SPI核中寄存器的地址，RegisterValue为要写入的数据。向XSP_DTR_OFFSET寄存器中写入数据，即SPI的MOSI向从设备发送数据。