图像处理ASIC设计方法 笔记3 跨时钟域处理思想

本文介绍了图像处理ASIC设计中的跨时钟域处理问题和解决方法,包括时序分析、同步器在消除亚稳态中的作用。针对时序违例,提出了优化组合逻辑、插入流水线、设置多周期路径等解决方案。同时,讨论了异步信号处理,强调了保持时间违例的严重性。同步器在不同时钟域间传输信号的角色被详细阐述,提出了确保信号被正确捕获的方法。
摘要由CSDN通过智能技术生成

在这里插入图片描述

P43第二章

数据路径并行策略 全并行、全串行、半并行

P47 第三章 时序问题和解决方法

锁存器的时序分析,工具做不到,需要设计者手工分析
存储器中SRAM可以直接做到ASIC里面(CMOS工艺)而DRAM不行

P55 作者是不是把sensor翻译成 成像器

成像器向ASIC输入被处理数据
片外异步SRAM写操作波形 图3.14在P54, 解释在P58,双向驱动总线,所以DATAIN DATAOUT都画出来了

P62

时序违例的电路将不能正确工作,需要采取适当的方法解决。
倘若同步电路发生建立、保持时间违例,则可以尝试采用以下途径进行优化:
(1)优化组合逻辑,减小组合电路延时,可以采用并行case、减少迭代的if…else语句等
(2)对于长延时运算电路,插入流水线(需要分析数据相关性);
(3)在满足数据通过率的前提下,将该路径设置为多周期路径;
(4)延长时钟周期;
(5)优化时钟树,减小时钟偏差。

一般来说,保持时间违例问题不需要前端设计解决,物理设计环节插入时钟树后,保持

  • 27
    点赞
  • 25
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

徐丹FPGA之路

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值