平时积累的FPGA知识点(7)

在这里插入图片描述

平时在FPGA群聊等积累的FPGA知识点,第七期:

11 描述扇出的xilinx官方文档是?

解释:ug949

12 在BD中如何指定某个IP用global,其他的用OOC模式?因为某个模块引用的IP带着XPM,综合不了

解释:无法单独指定IP的使用方式。

13 –hier_fanout_limit 是全局的吗(arg 表示数字,使用方式例如opt_design –hier_fanout_limit 1000)

解释:是的,这一条命令对所有层次的子模块都起作用

14 report_design_analysis –logic_distribution_level中的报告的路径中过的高扇出的net,但是report_hign_fan_out –cell相同模块中没有报告出来,为什么?

解释:因为用report_high_fanout_net报告的net个数太少,把选项-max的值放大,同时添加选项fanout_greater_than 或者fanout_lesser_than

15 用report_high_fan_out –timing的命令后,得到的列表(place后的列表),发现slack都是大于0的,有必要对排在前面的一些net进行强制复制吗?

解释:不用。要不要降低扇出不只是看这里的时序信息,而是要看具体的时序报告,判断是不是应为高扇出导致的时序违例。

16 DRC RTSTAT-6 partial route conflicts的错误如何解决?

解释:布线不通,大概率是出现了布线拥塞,看一下拥塞报告,再看一下failfast报告。以及找到这个net,看一下log里的critical warning.

17 加了ila的条件编译后,出了critical warning,怎么处理?

解释:看一下约束写得对不对,get_*命令是否无法获取对象。以及头文件是否是全局的,如果之前的全局参数没生效,也可能报错。

18 hls中的stream和axis作为接口是一样的吗?

解释:steam可以配置为FIFO,但axis只能用作axi stream.

19 可以提高某个模块的布局布线优先级吗?

解释:不可以按模块,可以按时钟域提高优先级,命令 group_path。

20 用set async clk group,设置两个异步时钟组,看clock interation那里是显示的。但这两个时钟被用户ignore了,是正常的吗?

解释:是的
在这里插入图片描述

  • 8
    点赞
  • 18
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

徐丹FPGA之路

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值