VIM插件 -- 自动生成verilog module的testbench
VIM插件 – 自动生成verilog module的testbench@(VIM)文章目录VIM插件 -- 自动生成verilog module的testbench1. 动机2. 代码3. 使用方法4. 效果5. 说明1. 动机软件语言都有各自好用的IDE,各种自动补全,高亮,语法检查。而苦逼的ICer大多还操着远古时期的VIM写着verilog。也是,硬件语言本身就小众,即使是xilinx, altera等大厂的vivado, quartus等大牌软件,自带的代码编辑器也不是很友好。好在号称编辑
原创
2020-06-19 00:27:03 ·
2006 阅读 ·
6 评论